| 摘要 |
<p>본 발명은 반도체 메모리 장치의 버츄얼 채널 디램에 관한 것으로, 한번의 특정 외부 명령 입력에 의해 n개의 세그먼트에 채널로부터 동시에 데이터가 전송하도록 로직을 구성하여 생산된 칩의 테스트 시간을 획기적으로 줄일 수 있는 효과가 있다. 본 발명의 버츄얼 채널 디램은 액티브 명령에 의해 비트 라인과 도통되는 셀 전체를 다수의 블록으로 나누는 다수개의 세그먼트부와, 상기 다수개의 세그먼트부중 하나의 세그먼트내의 비트 라인를 데이터 전송라인과 선택적으로 도통시켜 주는 다수개의 세그먼트 셀렉터부와, 상기 비트 라인와 데이터 전송라인, 채널 버스라인 간에 전송되는 데이터를 임시로 저장하는 다수개의 채널부와, 상기 다수개의 채널부중 하나의 채널내의 채널 버스라인을 데이터 전송라인과 선택적으로 도통시켜 주는 다수개의 채널 셀렉터부와, 상기 다수개의 세그먼트중 하나의 세그먼트내의 비트 라인을 데이터 전송라인과 선택적으로 도통시키거나 특정 외부 명령모드에서 다수개의 세그먼트내의 비트 라인을 데이터 전송라인과 동시에 도통시키기 위한 제1 제어신호를 발생시키는 제어신호 발생부를 포함하여 이루어진 것을 특징으로 한다.</p> |
