发明名称 Method of planarizing an insulating layer in semiconductor devices
摘要 <p>본 발명은 반도체장치의 절연층 평탄화 방법에 관한 것으로서, 특히, 반도체기판상 또는 이미 소자가 형성된 반도체 기판상에 다층배선 구조의 상호 절연을 위한 절연층을 배선 패턴용 마스크를 이용하는 포토리쏘그래피 공정으로 평탄화시켜 단차를 개선하므로서 사진식각공정의 마진을 확보하고 패터닝시 발생하는 이물질의 잔류를 배제하여 배선간의 단락 등을 방지하여 제품의 수율을 증가시키는 반도체장치의 배선절연용 층간절연층 평탄화 방법에 관한 것이다. 본 발명에 따른 반도체장치의 절연층 평탄화 방법은 소정의 소자가 형성된 기판상에 제 1 절연층을 형성하는 단계와, 제 1 절연층의 소정 부위를 제 거하여 기판의 소정 부위를 노출시키는 제 1 홀을 형성하는 단계와, 제 1 홀을 매립하며 제 1 절연층의 소정 부위를 덮는 제 1 배선을 형성하는 단계와, 제 1 배선을 포함하는 제 1 절연층의 상부에 제 2 절연층을 형성하는 단계와, 제 2 절연층의 소정 부위를 제거하여 제 1 배선의 소정 부위를 노출시키는 제 2 홀을 형성하는 단계와, 제 2 홀을 매립하며 제 2 절연층의 소정 부위를 덮는 도전층을 형성한 다음 포토리쏘그래피로 도전층을 패터닝하여 제 2 배선을 형성하는 단계와, 제 2 배선을 포함하는 제 2 절연층 상에 제 3 절연층을 형성하는 단계와, 제 3 절연층을 평탄화하는 단계와, 제 3 절연층의 소정 부위를 제거하여 제 2 배선의 소정 부위를 노출시키는 제 3 홀을 형성하는 단계와, 제 3 홀을 매립하며 상기 제 3 절연층의 소정 부위를 덮는 제 3 배선을 형성하는 단계를 포함하여 이루어진다.</p>
申请公布号 KR100313604(B1) 申请公布日期 2001.11.26
申请号 KR19990041338 申请日期 1999.09.27
申请人 null, null 发明人 신일재
分类号 H01L21/31 主分类号 H01L21/31
代理机构 代理人
主权项
地址