| 摘要 |
본 명세서에서 개시된 것은 적어도 한 셋트의 테스터 입/출력(I/O) 라인을 구비하고, 테스터 I/O 라인의 셋트 상의 단일 DUT를 테스트하기 위한 데이터 값을 제공하는 테스터; 및 적어도 한 셋트의 테스트 입/출력 라인에 결합되고, 테스터로부터 데이터 값을 수신하며, 테스터로 에러값을 제공하는 회로를 포함하고, 회로는 복수의 DUT의 각각에 데이터 값을 전송하며, 회로는 로케이션을 판독한 후에 다른 DUT 내에서 대응하는 어드레스를 갖는 2개의 로케이션의 값들에 대한 제1 비교를 수행하고, 응답시 제1 비교를 나타내는 에러값을 생성하는 복수의 DUT를 테스트하기 위한 시스템이다. 또한, 회로는 동일한 DUT 내의 2개의 다른 로케이션의 값들에 대한 제2 비교를 더 수행하여, 상기 제2 비교를 나타내는 추가적인 에러값을 생성한다. |
