发明名称 半导体装置及其制造方法
摘要 一种半导体装置之制造方法,该半导体装置中之闸极绝缘膜具有相互不同的膜厚度,半导体基板与闸极绝缘膜之表面皆被防止受到污染。藉此使一新的闸极绝缘膜正常地形成于半导体基板之表面上。本发明之制造方法包含下列步骤:形成一第一闸极绝缘膜于半导体基板之表面上的一装置形成区域中;形成一保护膜于该第一闸极绝缘膜上,该膜系由一无机材料所形成;形成一第一光敏蚀刻阻膜于该保护膜上;藉由使用该第一光敏蚀刻阻膜作为一遮罩,蚀刻该膜,使复数个装置形成区域中之一预定的装置形成区域之该第一闸极绝缘膜显露;藉由使用该保护膜作为一遮罩,移除所显露的第一闸极绝缘膜;使该半导体基板之表面显露;以及,在保护膜未被移除之条件下,形成一第二闸极绝缘膜于半导体基板之所显露的表面上。
申请公布号 TW464984 申请公布日期 2001.11.21
申请号 TW089109407 申请日期 2000.05.16
申请人 电气股份有限公司 发明人 井上 达朗
分类号 H01L21/334 主分类号 H01L21/334
代理机构 代理人 周良谋 新竹巿东大路一段一一八号十楼
主权项 1.一种半导体装置之制造方法,该半导体装置设有复数个膜厚度不同的闸极绝缘膜,其中该复数个闸极绝缘膜系形成于同一半导体基板上,其改良为包含下列步骤:选择性形成一装置隔离区域于该半导体基板之一表面上,以形成复数个装置形成区域,该复数个装置形成区域系经由该装置隔离区域而相互分离;形成一第一闸极绝缘膜于该半导体基板之该表面上之该复数个装置形成区域之每一个中;形成一由一无机材料所形成的保护膜于该第一闸极绝缘膜上,其中该无机材料系用以阻抗进行于该第一闸极绝缘膜上的蚀刻作用;形成一第一光敏蚀刻阻膜于该保护膜上,其中该第一光敏蚀刻阻膜系用以阻抗进行于该保护膜上之蚀刻作用;图案化该第一光敏蚀刻阻膜,以形成该第一光敏蚀刻阻膜之一开口部分于该复数个装置形成区域中之一预定的装置形成区域上;经由该第一光敏蚀刻阻膜之该开口部分,蚀刻该保护膜,俾使该第一闸极绝缘膜显露于该复数个装置形成区域中之该预定的装置形成区域中;藉由使用该保护膜作为一遮罩,移除所显露的第一闸极绝缘膜,使得该半导体基板之表面显露;以及形成一第二闸极绝缘膜于该半导体基板之所显露的表面。2.如申请专利范围第1项之半导体装置之制造方法,其中该第二闸极绝缘膜系于该保护膜未被移除之条件下形成。3.如申请专利范围第2项之半导体装置之制造方法,其中在该第二闸极绝缘膜之形成步骤后跟随有下列步骤:图案化该第一闸极绝缘膜上未被移除的该保护膜,以形成一第一闸极电极;形成一第二光敏蚀刻阻膜于该半导体基板之整个该表面上;图案化该第二光敏蚀刻阻膜,以形成该第二光敏蚀刻阻膜之一开口部分于该第二闸极绝缘膜上;形成一导电膜于该半导体基板之整个该表面,以形成一第二闸极电极于由该第二光敏蚀刻阻膜之该开口部分所界定的该第二闸极绝缘膜上,其中该第二闸极电极系由该导电膜所形成;以及藉由一剥落制程而移除该第二光敏蚀刻阻膜,使该导电膜在该第二闸极电极未被移除之条件下,与该第二光敏蚀刻阻膜一起被移除。4.如申请专利范围第2项之半导体装置之制造方法,其中在该第二闸极绝缘膜之形成步骤后跟随有下列步骤:形成一第三光敏蚀刻阻膜于该半导体基板之该整个表面;图案化该第三光敏蚀刻阻膜,以形成该第三光敏蚀刻阻膜之一开口部分于该第二闸极绝缘膜上;形成一导电膜于该半导体基板之整个该表面上,以形成一第二闸极电极于由该第三光敏蚀刻阻膜之该开口部分所界定的该第二闸极绝缘膜上,其中该第二闸极电极系由该导电膜所形成;藉由一剥落制程而移除该第三光敏蚀刻阻膜,使该导电膜在该第二闸极电极未被移除之条件下,与该第三光敏蚀刻阻膜一起被移除;形成一第四光敏蚀刻阻膜于该半导体基板之整个该表面;图案化该第四光敏蚀刻阻膜,以形成该第四光敏蚀刻阻膜之一第一与一第二图案,其中该第一图案覆盖着已形成有该第二闸极电极之该复数个装置形成区域,并且该第二图案系形成于应形成该第一闸极电极于该保护膜上之该复数个装置形成区域中;以及藉由使用该第四光敏蚀刻阻膜之该第二图案作为一遮罩,蚀刻该保护膜,以形成该第一闸极电极于该复数个装置形成区域之每一个中。5.如申请专利范围第1项之半导体装置之制造方法,其中在该第二闸极绝缘膜之形成步骤后跟随有下列步骤:移除该保护膜;形成一导电膜,以覆盖该第一闸极绝缘膜与该第二闸极绝缘膜;以及图案化该导电膜,以分别形成一第一闸极电极与一第二闸极绝缘膜于该第一闸极绝缘膜与该第二闸极绝缘膜上。6.如申请专利范围第5项之半导体装置之制造方法,其中该保护膜系由一半导体膜所形成。7.如申请专利范围第1项之半导体装置之制造方法,其中该第一光敏蚀刻阻膜系形成为一阻膜。8.如申请专利范围第3项之半导体装置之制造方法,其中该第二光敏蚀刻阻膜系形成为一阻膜。9.如申请专利范围第4项之半导体装置之制造方法,其中该第三与第四光敏蚀刻阻膜之每一个系形成为一阻膜。图式简单说明:第一图A、第一图B、第一图C、与第一图D系一系列的设有场绝缘膜之半导体基板之剖面图,显示用以制造本发明第一实施例之半导体装置的第一群制程步骤;第二图A、第二图B、第二图C、与第二图D系一系列的设有场绝缘膜之半导体基板之剖面图,显示用以制造本发明第一实施例之半导体装置的第二群制程步骤;第三图A与第三图B系一对的设有场绝缘膜之半导体基板之剖面图,显示用以制造本发明第一实施例之半导体装置的第三群制程步骤;第四图A、第四图B、第四图C、与第四图D系一系列的设有场绝缘膜之半导体基板之剖面图,显示用以制造本发明第二实施例之半导体装置的制程步骤;第五图A、第五图B、第五图C、与第五图D系一系列的设有场绝缘膜之半导体基板之剖面图,显示用以制造本发明第三实施例之半导体装置的制程步骤;以及第六图A、第六图B、第六图C、第六图D与第六图E系一系列的设有场绝缘膜之半导体基板之剖面图,显示用以制造本习知的半导体装置的制程步骤。
地址 日本