发明名称 快闪记忆体之三多晶矽层的形成方法
摘要 将一第一多晶矽层覆盖于氧化区与底材上。接着,定义第零罩幕于第一多晶矽层上以移除第一多晶矽层且形成第一多晶矽区。移除第零罩幕且沿着第一多晶矽区的表面覆盖氧化层。形成一第二多晶矽层于上述结构上,同时蚀刻第二多晶矽层并形成第二多晶矽区。之后,蚀穿氧化层与第一多晶矽层并形成控制闸极与浮动闸极。然后形成第三多晶矽层于浮动闸极与控制闸极上。最后,蚀刻第三多晶矽层并形成抹除闸极。
申请公布号 TW465100 申请公布日期 2001.11.21
申请号 TW089120727 申请日期 2000.10.05
申请人 联华电子股份有限公司 发明人 陈锦扬
分类号 H01L27/115 主分类号 H01L27/115
代理机构 代理人 陈达仁 台北巿南京东路二段一一一号八楼之三;谢德铭 台北巿南京东路二段一一一号八楼之三
主权项 1.一种快闪记忆体之记忆胞的形成方法,该方法至少包含下列步骤:提供一具有一第一氧化区,一第二氧化区与一第三氧化区之半导体底材,其中,在该第一氧化区,该第二氧化区与该第三氧化区之间分别以一当成一第一通道与一第二通道之预定距离予以区隔;形成一第一多晶矽层于该第一氧化区,该第二氧化区与该第三氧化区上,且填满该第一通道与该第二通道;定义一第一光阻层于该第一多晶矽层上以移除一部分该第一多晶矽层,其中,该第一光阻层系位于该第二氧化区之位置上,且该第一光阻层的宽度大于该第二氧化区的宽度;藉由该第一光阻层当成一蚀刻罩幕,部分蚀刻该第一多晶矽层以形成一第一多晶矽区;移除该第一光阻层;沿着该第一多晶矽区的表面形成一第一氧化层;形成一第二多晶矽层于该第一氧化区,该第一氧化层与该第三氧化区上;形成一第二氧化层于该第二多晶矽区上;定义两第二光阻层于位在该第一通道与该第二通道的位置之该第二氧化层上;藉由该两第二光阻层当成蚀刻罩幕,蚀刻该第二氧化层、该第二多晶矽层与该第一氧化层以形成两第二多晶矽区;移除该两第二光阻层并进行一间隙壁制程以形成两第二多晶矽闸极;藉由该两第二多晶矽闸极当成蚀刻罩幕,蚀穿该第一多晶矽区直到曝露该第二氧化区的部分表面为止,以形成两第一多晶矽闸极;与移除该两第二光阻层以形成该快闪记忆体之该记忆胞。2.如申请专利范围第1项所述之记忆胞的形成方法,其中上述之第一多晶矽层的形成方法至少包含一沉积制程。3.如申请专利范围第1项所述之记忆胞的形成方法,其中上述之第一多晶矽区的形成方法至少包含一平坦化制程。4.如申请专利范围第1项所述之记忆胞的形成方法,其中上述之第一多晶矽区的蚀刻方法至少包含一乾蚀刻法。5.如申请专利范围第1项所述之记忆胞的形成方法,其中上述之两第一多晶矽闸极为两浮动闸极。6.如申请专利范围第1项所述之记忆胞的形成方法,其中上述之两第二多晶矽闸极为两控制闸极。7.一种快闪记忆体之记忆胞的形成方法,该方法至少包含下列步骤:提供一具有一第一氧化区,一第二氧化区与一第三氧化区之半导体底材,其中,在该第一氧化区,该第二氧化区与该第三氧化区之间分别以一当成一第一通道与一第二通道之预定距离予以区隔;形成一第一多晶矽层于该第一氧化区,该第二氧化区与该第三氧化区上,且填满该第一通道与该第二通道;定义一第一光阻层于该第一多晶矽层上以移除一部分该第一多晶矽层,其中,该第一光阻层系位于该第二氧化区之位置上,且该第一光阻层的宽度大于该第二氧化区的宽度;藉由该第一光阻层当成一蚀刻罩幕,部分蚀刻该第一多晶矽层以形成一第一多晶矽区;移除该第一光阻层;沿着该第一多晶矽区的表面形成一第一氧化层;形成一第二多晶矽层于该第一氧化区,该第一氧化层与该第三氧化区上;形成一第二氧化层于该第二多晶矽区上;定义两第二光阻层于位在该第一通道与该第二通道的位置之该第二氧化层上;藉由该两第二光阻层当成蚀刻罩幕,蚀刻该第二氧化层、该第二多晶矽层与该第一氧化层以形成两第二多晶矽区;移除该两第二光阻层并进行间隙壁制程以形成两第二多晶矽闸极;藉由该两第二多晶矽闸极当成蚀刻罩幕,蚀穿该第一多晶矽区直到曝露该第二氧化区的部分表面为止,以形成两第一多晶矽闸极与一在该两第二多晶矽闸极间且位于该第二氧化区所曝露之部分表面位置上的第三通道;形成一第三多晶矽层于该两第二多晶矽闸极上,且填满该第三通道;定义一第三光阻层于在该第三通道内之该第三多晶矽层上;藉由该第三光阻层当成一蚀刻罩幕,蚀刻该第三多晶矽层并形成一第三多晶矽闸极;与移除该第三光阻层以形成该快闪记忆体之该记忆胞。8.如申请专利范围第7项所述之记忆胞的形成方法,其中上述之第一多晶矽层的形成方法至少包含一沉积制程。9.如申请专利范围第7项所述之记忆胞的形成方法,其中上述之第一多晶矽区的形成方法至少包含一平坦化制程。10.如申请专利范围第7项所述之记忆胞的形成方法,其中上述之第一多晶矽区的蚀刻方法至少包含一乾蚀刻法。11.如申请专利范围第7项所述之记忆胞的形成方法,其中上述之两第一多晶矽闸极为两浮动闸极。12.如申请专利范围第7项所述之记忆胞的形成方法,其中上述之两第二多晶矽闸极为两控制闸极。13.如申请专利范围第7项所述之记忆胞的形成方法,其中上述之第三多晶矽闸极为一抹除闸极。图式简单说明:第一图A至第一图E为传统的快闪记忆体之三多晶矽层制程的剖面图;第一图F为在传统快闪记忆体之三多晶矽层配置中,其主要成分的平面视图,且沿着第一图F中之A-A'取之为第一图A至第一图E的剖面图;第一图G为在传统快闪记忆体之三多晶矽层配置中,其主要成分的立体视图,且系沿着第一图F中之A-A'显示其结构;第二图A至第二图F为根据本发明之一实施例的快闪记忆体之三多晶矽层制程的剖面图;第二图G为在本发明的快闪记忆体之三多晶矽层配置中,其主要成分的平面视图,且沿着第二图G中之A-A'取之为第二图A至第二图F的剖面图;与第二图H为在本发明的快闪记忆体之三多晶矽层配置中,其主要成分的立体视图,且系沿着第一图F中之A-A'显示其结构。
地址 新竹科学工业园区新竹市力行二路三号