| 主权项 |
1.一种同步延迟电路装置,具有:输入缓冲器,具有第1延迟时间并接收外部时计脉冲;虚设延迟电路,接收来自该输入缓冲器之输出信号,具有等于该第1延迟时间与第2延迟时间之总和的延迟时间;第1延迟电路列,由具有一定延迟时间的一定数目之延迟电路所构成,并用以测定自虚设延迟电路之输出开始经一定之期间的时间差;第2延迟电路列,由具有一定延迟时间的一定数目之延迟电路所构成,用以再现所测定之时间差,并输出此再现时间差;时计驱动器,接收该再现时间差,具有该第2延迟时间及输出内部时计脉冲;延迟时间控制机构,用以于该第1延迟电路列及该第2延迟电路列中控制脉冲或脉冲缘部的前进速度,藉以控制该第1延迟电路列及该第2延迟电路列之整体预定延迟时间;及装置状态测定机构,与该延迟时间控制机构相连结,用以将显示所测定的装置状态之结果的装置状态测定信号予以输出,该延迟时间控制机构对应该装置状态测定信号而控制该前进速度。2.如申请专利范围第1项之同步延迟电路装置,其中,该装置状态测定机构包含一频率测定机构,将表示测定该外部时计脉冲之频率的测定结果之频率测定信号予以输出作为该装置状态测定信号,而该延迟时间控制机构依该频率测定信号而控制该整体预定延迟时间。3.如申请专利范围第1项之同步延迟电路装置,其中,该装置状态测定机构包含一电压测定机构,将表示测定所使用之电源电压的测定结果之电压値测定信号予以输出,而该延迟时间控制机构依该电压値测定信号而控制该整体预定延迟时间。4.如申请专利范围第1项之同步延迟电路装置,其中,该装置状态测定机构包含一不均一测定机构,用以将与该同步延迟电路装置相连接之晶片装置内之不均一状态测定信号予以输出,而该延迟时间控制机构依该不均一状态测定信号而控制该整体预定延迟时间。5.如申请专利范围第4项之同步延迟电路装置,其中,该第1延迟电路列及第2延迟电路列构成整体延迟电路列,且该第1延迟电路列具有2个外部输出端,且各该第1延迟电路列及第2延迟电路列系藉由依据该不均一状态测定信号而以一外部控制信号选择性地切断熔丝,以调整该整体延迟电路列之延迟时间。6.如申请专利范围第1项之同步延迟电路装置,其中,该装置状态测定机构包含:一频率测定机构,将表示测定该外部时计脉冲之频率的测定结果之频率测定信号予以输出;及一电压测定机构,将表示测定所使用之电源电压的测定结果之电压値测定信号予以输出,而该延迟时间控制机构依该频率测定信号及该电压値测定信号控制该整体预定延迟时间。7.一种同步延迟电路装置,具有:输入缓冲器,具有第1延迟时间并接收外部时计脉冲;虚设延迟电路,接收来自该输入缓冲器之输出信号,具有等于该第1延迟时间与第2延迟时间之总和的延迟时间;第1延迟电路列,由具有一定延迟时间的一定数目之延迟电路所构成,并用以测定自虚设延迟电路之输出开始经一定之期间的时间差;第2延迟电路列,由具有一定延迟时间的一定数目之延迟电路所构成,用以再现所测定之时间差,并输出此再现时间差;时计驱动器,接收该再现时间差,具有该第2延迟时间及输出内部时计脉冲;及延迟时间控制器,用以于该第1延迟电路列及该第2延迟电路列中控制脉冲或脉冲缘部的前进速度。8.如申请专利范围第7项之同步延迟电路装置,其中,更包含:延迟时间控制器,用以于该第1延迟电路列及该第2延迟电路列中控制脉冲或脉冲缘部前进速度,其中该延迟时间控制器控制整体预定延迟时间。9.如申请专利范围第8项之同步延迟电路装置,其中,更包含:一装置状态测定单元,与该延迟时间控制器相连结,用以将显示所测定的装置状态之结果的装置状态测定信号予以输出,而该延迟时间控制器对应该装置状态测定信号而控制该前进速度。10.如申请专利范围第9项之同步延迟电路装置,其中,该装置状态测定单元包含:一频率测定单元,将表示测定该外部时计脉冲之频率的测定结果之频率测定信号予以输出作为该装置状态测定信号,而该延迟时间控制器依该频率测定信号而控制该整体预定延迟时间。11.如申请专利范围第9项之同步延迟电路装置,其中,该装置状态测定单元包含一电压测定装置,将表示测定所使用之电源电压的测定结果之电压値测定信号予以输出,而该延迟时间控制器依该电压値测定信号而控制该整体预定延迟时间。12.如申请专利范围第9项之同步延迟电路装置,其中,该装置状态测定单元包含:一不均一测定装置,用以将与该同步延迟电路装置相连接之晶片装置内之不均一状态测定信号予以输出,而该延迟时间控制器,依该不均一状态测定信号而控制该整体预定延迟时间。13.如申请专利范围第12项之同步延迟电路装置,其中,该第1延迟电路列及第2延迟电路列构成整体延迟电路列,且该第1延迟电路列具有2个外部输出端,且各该第1延迟电路列及第2延迟电路列系藉由依据该不均一状态测定信号而以一外部控制信号选择性地切断熔丝,以调整该整体延迟电路列之延迟时间。14.如申请专利范围第9项之同步延迟电路装置,其中,该装置状态测定单元包含:一频率测定单元,将表示测定该外部计时脉冲之频率的测定结果之频率测定信号予以输出作为该装置状态测定信号;一电压测定单元,将表示测定所使用之电源电压的测定结果之电压値测定信号予以输出,而该延迟时间控制器依该频率测定信号及该电压値测定信号而控制该整体预定延迟时间。15.如申请专利范围第9项之同步延迟电路装置,其中,该延迟时间控制器藉由调整供应至一电压値控制变数电容器之电压値,而控制整体预定延迟时间。16.如申请专利范围第9项之同步延迟电路装置,其中,该第1延迟电路列及第2延迟电介着一串联电路而连接互接地端,该串联电路包含:一电容器,与一电晶体相连接;一切换单元,连接至一含熔丝之设定电路,其特征为:该切换单元由来自一外部端之控制信号所启动,用以选择性地增加各该第1延迟电路列及第2延迟电路列之一延迟时间。17.一种同步延迟电路装置,具有:虚设延迟电路;第1延迟电路列,由具有一定延迟时间的一定数目之延迟电路所构成,并用以测定自虚设延迟电路之输出开始经一定之期间的时间差;第2延迟电路列,由具有一定延迟时间的一定数目之延迟电路所构成,用以再现所测定之时间差,并输出此再现时间差;延迟时间控制器,用以于该第1延迟电路列及该第2延迟电路列中控制脉冲或脉冲缘部的前进速度,藉以控制该第1延迟电路列及该第2延迟电路列之整体预定延迟时间;及装置状态测定单元,与该延迟时间控制器相连结,用以将显示所测定的装置状态之结果的装置状态测定信号予以输出,而该延迟时间控制器对应该装置状态测定信号而控制该前进速度。图式简单说明:第一图为显示本发明的同步延迟电路装置之基本构成的电路图。第二图为显示本发明的实施例1之同步延迟电路装置之基本构成的电路图。第三图为显示本发明的实施例2之同步延迟电路装置之基本构成的电路图。第四图为显示本发明的实施例3之同步延迟电路装置之基本构成的电路图。第五图为显示本发明的实施例4之同步延迟电路装置之基本构成的电路图。第六图为显示本发明的实施例5之同步延迟电路装置之基本构成的电路图。第七图为显示习用例1之同步延迟电路之基本构成的电路图。第八图为显示习用例2之同步延迟电路之基本构成的电路图。第九图为显示习用例3之同步延迟电路之基本构成的电路图。第十图为显示习用例4之同步延迟电路之基本构成的电路图。第十一图为显示习用例5之同步延迟电路之基本构成的电路图。 |
