| 主权项 |
1.一种非挥发性半导体记忆装置,包含:(a)一半导体基板;(b)一形成于该半导体基板上之穿隧绝缘膜;以及(c)一形成于该穿隧绝缘膜上之净置闸,其包含一与该穿隧绝缘膜接触之第一区域,以及一未与该穿隧绝缘膜接触之第二区域,该第一区域包含p型杂质,且该第二区域包含n型杂质,藉以允许电子存在其中。2.如申请专利范围第1项所述之非挥发性半导体记忆装置,其中该穿隧绝缘膜系由氮氧化物所构成。3.如申请专利范围第1项所述之非挥发性半导体记忆装置,其中该第一区域包含硼(B)。4.如申请专利范围第1.2或3项所述之非挥发性半导体记忆装置,其中该第二区域包含磷(P)。5.一种非挥发性半导体记忆装置,包含:(a)一半导体基板;(b)一形成于该半导体基板上之穿隧绝缘膜;以及(c)一形成于该穿隧绝缘膜上之浮置闸,其包含一与该穿隧绝缘膜接触之第一区域,以及一形成于该第一区域上之第二区域,该第一区域包含p型杂质,且该第二区域包含n型杂质,藉以允许电子存在其中。6.如申请专利范围第5项所述之非挥发性半导体记忆装置,其中该穿隧绝缘膜系由氮氧化物所构成。7.如申请专利范围第5项所述之非挥发性半导体记忆装置,其中该第一区域包含硼(B)。8.如申请专利范围第5.6或7项所述之非挥发性半导体记忆装置,其中该第二区域包含磷(P)。9.一种非挥发性半导体记忆装置,包含:(a)一半导体基板;(b)一形成于该半导体基板上之穿隧绝缘膜;以及(c)一形成于该穿隧绝缘膜上之浮置闸,其包含一与该穿隧绝缘膜接触之第一区域,以及一形成于该第一区域周围之第二区域,该第一区域包含p型杂质,且该第二区域包含n型杂质,藉以允许电子存在其中。10.如申请专利范围第9项所述之非挥发性半导体记忆装置,其中该穿隧绝缘膜系由氮氧化物所构成。11.如申请专利范围第9项所述之非挥发性半导体记忆装置,其中该第一区域包含硼(B)。12.如申请专利范围第9.10或11项所述之非挥发性半导体记忆装置,其中该第二区域包含磷(P)。13.一种非挥发性半导体记忆装置之制造方法,包含以下步骤:(a)在一半导体基板上形成一穿隧绝缘膜;(b)在该穿隧绝缘膜上形成一多晶矽质;(c)在该多晶矽层中植入p型杂质;以及(d)在该多晶矽层中植入n型杂质,藉以使该多晶矽层具有一双层结构,包括一与该穿隧绝缘膜接触之第一层,其包含该p型杂质,以及一形成于该第一层上之第二层,其包含该n型杂质;以及(e)将该多晶矽层蚀刻成一浮置闸。14.如申请专利范围第13项所述之制造方法,其中在该步骤(c)中,将硼(B)离子植入该多晶矽层中。15.如申请专利范围第13项所述之制造方法,其中在该步骤(d)中,将磷(P)离子植入该多晶矽层中。16.如申请专利范围第13.14或15项所述之制造方法,更包含以下步骤:(f)在该浮置闸上形成一绝缘膜;(g)在该绝缘膜上形成一控制闸;以及(h)在该浮置闸周围形成源极与汲极区域。17.一种非挥发性半导体记忆装置之制造方法,包含以下步骤:(a)在一半导体基板上形成一穿隧绝缘膜;(b)在该穿隧绝缘膜上形成一多晶矽层;(c)在该多晶矽层中植入p型杂质;(d)在该穿隧绝缘膜上之该多晶矽层上,形成一覆盖该多晶矽层之光阻膜;(e)将n型杂质植入该多晶矽层中,藉以使该多晶矽层具有一与该穿隧绝缘膜接触之第一区域,其包含该p型杂质,以及一形成于该第一区域周围之第二区域,其包含该n型杂质;(f)移除该光阻膜;以及(g)将该多晶矽层蚀刻成一浮置闸。18.如申请专利范围第17项所述之制造方法,其中在该步骤(c)中,将硼(B)离子植入该多晶矽层中。19.如申请专利范围第17项所述之制造方法,其中在该步骤(e)中,将磷(P)离子植入该多晶矽层中。20.如申请专利范围第17.18或19项所述之制造方法,更包含以下步骤:(h)在该浮置闸上形成一绝缘膜;(i)在该绝缘膜上形成一控制闸;以及(j)形成源极与汲极区域。图式简单说明:第一图A至第一图G系一非挥发性半导体记忆装置之剖面图,说明以传统方法制作该装置之各个步骤。第二图A至第二图H系一非挥发性半导体记忆装置之剖面图,说明依据第一实施例制作该装置之各个步骤。第三图A至第三图H系一非挥发性半导体记忆装置之剖面图,说明依据第二实施例制作该装置之各个步骤。 |
