| 主权项 |
1.一种半导体装置,其特征是具备有:半导体基板,具有表面;一对之源极汲极,设在上述之表面,在其间包夹有通道区域;闸极绝缘膜,其所具有之电容在上述之通道区域之端部比在中央大;和闸极电极,经由上述之闸极绝缘膜面对上述之表面。2.如申请专利范围第1项之半导体装置,其中上述之闸极绝缘膜之电介质常数,在上述之通道区域之上述端部比在上述中央大。3.如申请专利范围第2项之半导体装置,其中上述之闸极绝缘膜之电介质常数对厚度之比,在上述通道区域之上述端部大于在上述通道区域之上述中央。4.如申请专利范围第3项之半导体装置,其中上述之闸极绝缘膜之厚度,在上述通道区域之上述中央比在上述通道区域之上述端部厚。5.如申请专利范围第4项之半导体装置,其中上述之闸极绝缘膜具有:第1绝缘膜,被配置在上述通道区域之上述端部;和比上述第1绝缘膜厚之第2绝缘膜,被配置在上述通道区域之上述中央。6.如申请专利范围第1项之半导体装置,其中上述通道区域之上述半导体基板之不纯物浓度,在其上述端部比在其上述中央低。7.如申请专利范围第6项之半导体装置,其中上述之闸极绝缘膜之厚度,在上述通道区域之上述中央比上述通道区域之上述端部厚。8.如申请专利范围第7项之半导体装置,其中上述之闸极绝缘膜具有:第1绝缘膜,被配置在上述通道区域之上述端部;和比上述第1绝缘膜之第2绝缘膜,被配置在上述通道区域之上述中央。9.一种半导体装置之制造方法,其特征是所具备之工程包含有:(a)在半导体基板之表面上形成虚拟闸极电极;(b)在上述之工程(a)所获得之构造之全面,堆积具有厚度至少比上述之虚拟闸极电极厚之第1绝缘膜;(c)从上述之第1绝缘膜侧进行研磨用来使上述之虚拟闸极电极之表面露出;(d)除去上述之虚拟闸极电极,对上述半导体基板之上述表面进行开口,使上述之第1绝缘膜残留;(e)形成第1闸极绝缘膜,接合在上述第1绝缘膜之上述开口之侧面和上述半导体基板之上述表面,容许上述半导体基板之上述表面之露出;(f)在上述第1闸极绝缘膜容许露出之上述半导体基板之上述表面,形成每单位面积之电容比上述第1闸极绝缘膜小之第2闸极绝缘膜;和(g)形成充填上述之开口之闸极电极,经由上述之第1闸极绝缘膜和上述之第2闸极绝缘膜形成面对上述半导体基板之上述表面。10.如申请专利范围第9项之半导体装置之制造方法,其中上述之工程(e)具备有工程(e-1)在上述工程(d)所获得之构造之全面,顺序的堆积由上述之第1闸极绝缘膜之材料所形成之第2绝缘膜和第3绝缘膜;(e-2)对上述之第3绝缘膜进行深蚀刻;和(e-3)以上述之工程(e-2)所残留之上述第3绝缘膜作为遮罩,利用上述第2绝缘膜之蚀刻,以残留之上述第2绝缘膜作为上述之第1闸极绝缘膜。11.如申请专利范围第9项之半导体装置之制造方法,其中上述之工程(a)和上述之工程(b)之间更具备有工程(h)以上述之虚拟闸极电极作为遮罩,将不纯物导入到上述半导体基板之上述表面藉以形成一对之源极汲极。12.如申请专利范围第9项之半导体装置之制造方法,其中上述之工程(f)具有工程(f-1)使上述工程(e)之露出之上述半导体基板之上述表面进行氧化,以所形成之氧化膜作为第2闸极绝缘膜。13.如申请专利范围第9项之半导体装置之制造方法,其中上述之工程(f)具有形成上述第2闸极绝缘膜之工程,以具有成长速度在上述半导体基板之上述表面上比在上述第1闸极绝缘膜上大之条件,进行该形成。14.如申请专利范围第9项之半导体装置之制造方法,其中更俱备有工程(h)以上述第1闸极绝缘膜作为遮罩,将第1通道不纯物导入上述之通道区域。15.如申请专利范围第14项之半导体装置之制造方法,其中更具备有工程(i)在上述之工程(a)和上述之工程(b)之间实行,以上述之虚拟闸极电极作为遮罩,将不纯物导入到上述半导体基板之上述表面,藉以形成一对之源极汲极;和(j)在上述之工程(d)和上述之工程(e)之间实行,以上述之第1绝缘膜作为遮罩,将第2通道不纯物导入到上述之通道区域。图式简单说明:第一图是剖面图,用来表示本发明之实施形态1半导体装置之构造。第二图是剖面图,以工程顺序表示本发明之实施形态1之半导体装置之制造方法。第三图是剖面图,以工程顺序表示本发明之实施形态1之半导体装置之制造方法。第四图是剖面图,以工程顺序表示本发明之实施形态1之半导体装置之制造方法。第五图是剖面图,以工程顺序表示本发明之实施形态1之半导体装置之制造方法。第六图是剖面图,以工程顺序表示本发明之实施形态1之半导体装置之制造方法。第七图是剖面图,以工程顺序表示本发明之实施形态1之半导体装置之制造方法。第八图是剖面图,以工程顺序表示本发明之实施形态1之半导体装置之制造方法。第九图是剖面图,以工程顺序表示本发明之实施形态1之半导体装置之制造方法。第十图是剖面图,以工程顺序表示本发明之实施形态1之半导体装置之制造方法。第十一图是剖面图,以工程顺序表示本发明之实施形态1之半导体装置之制造方法。第十二图是剖面图,用来表示本发明之实施形态1之半导体装置之制造方法之变化例。第十三图是剖面图,用来表示本发明之实施形态2之半导体装置之构造。第十四图是剖面图,以工程顺序表示本发明之实施形态2之半导体装置之制造方法。第十五图是剖面图,以工程顺序表示本发明之实施形态2之半导体装置之制造方法。第十六图是剖面图,用来表示本发明之实施形态3之半导体装置之构造。第十七图是剖面图,以工程顺序表示本发明之实施形态3之半导体装置之第1制造方法。第十八图是剖面图,以工程顺序表示本发明之实施形态3之半导体装置之第1制造方法。第十九图是剖面图,以工程顺序表示本发明之实施形态3之半导体装置之第1制造方法。第二十图是剖面图,以工程顺序表示本发明之实施形态3之半导体装置之第2制造方法。第二十一图是剖面图,以工程顺序表示本发明之实施形态3之半导体装置之第2制造方法。第二十二图是剖面图,用来表示习知之半导体装置之构造。第二十三图是剖面图,以工程顺序表示习知之半导体装置之制造方法。第二十四图是剖面图,以工程顺序表示习知之半导体装置之制造方法。第二十五图是剖面图,以工程顺序表示习知之半导体装置之制造方法。第二十六图是剖面图,以工程顺序表示习知之半导体装置之制造方法。第二十七图是剖面图,以工程顺序表示习知之半导体装置之制造方法。第二十八图是剖面图,以工程顺序表示习知之半导体装置之制造方法。第二十九图是剖面图,以工程顺序表示习知之半导体装置之制造方法。 |
