| 主权项 |
1.一种从具有源极/汲极区域的至少一第一电晶体形成互联的方法,其利用闸极第二侧壁构造,经由围绕场氧化物区域,该方法包括下列步骤:a)与下侧闸极氧化层及源极/汲极区域之一部份上之第一氧化物侧壁一起,形成闸极;b)在包括源极/汲极区域、闸极、第一氧化物侧壁及围绕场氧化物区域之电晶体体上,沉积半导体薄膜;c)在第一半导体薄膜上沈积绝缘物层;d)异方性地蚀刻上述步骤(c)中之绝缘物层,以除去在源极/汲极区域、闸极及围绕场氧化物区域上之绝缘物,但不自闸极侧壁上除去该绝缘物,藉而形成第二侧壁;e)在半导体薄膜上沈积耐熔金属层,而覆盖源极/汲极区域及场氧化物的选定邻接区域;及f)热回火在步骤a)中所沉积的该半导体薄膜及在步骤e)中所沉积的耐熔金属,以在源极/汲极区域和场氧化物的选定邻接区域上形成矽化物膜,藉使电气互联从围绕场氧化物区域以至源极/汲极区之间形成,以减少源极/汲极区域的大小。2.如申请专利范围第1项之方法,其中步骤e)包括将一耐熔金属层沉积于该闸极和第二侧壁上;其中步骤f)包括热回火电晶体,以便在步骤d)中包含暴露第一半导体薄膜区域之闸极但不含第二侧壁之区域中,于上述电晶体上形成矽化物膜。3.如申请专利范围第2项之方法,尚包括在步骤f)之后的下列步骤:g)移除在该等第二侧壁、第二侧壁上的未反应的耐熔金属、及在第一氧化物侧壁上的半导体薄膜。4.如申请专利范围第3项之方法,尚包括在步骤d)之后的下列步骤:h)将一具有顶部表面之介面电中间层沉积于该电晶体上;i)将该介电体中间层予以蚀刻以便从介电体顶部表面造成一个接触孔至该所选场氧化物之上的该矽化物膜;及j)将金属沉积于接触孔中,以便从介电体中间层的表面至该等源极/汲极区域之间形成电气互联,藉而不管该源极/汲极区域的大小而做成互联。5.如申请专利范围第1项之方法,其中步骤b)包括从多晶矽和SixGe1-x所组成的群组中选取该半导体薄膜。6.如申请专利范围第5项之方法,其中SixGe1-x的(x)在0.5和0.9之间。7.如申请专利范围第1项之方法,其中该电晶体是从块状矽、绝缘体上之矽(SOI)、及凸出的源极/汲极等电晶体所组成的群组中选取。8.如申请专利范围第1项之方法,其中步骤b)包括将一个具有50及200nm间之厚度的半导体薄膜予以沉积。9.如申请专利范围第3项之方法,其中步骤c)包括将从氧化物和氮化物之群组中选取的绝缘体予以沉积。10.如申请专利范围第9项之方法,其中步骤c)包括将一氧化物绝缘体,予以沉积,及其中步骤d)包括使用一缓冲的氟化氢(BHF)蚀刻以移除该第二闸极氧化物侧壁,以及使用NH3OH:H2O2:H2O溶液移除该半导体薄膜。11.如申请专利范围第9项之方法,其中步骤c)包括将氮化物绝缘体予以沉积,及其中步骤d)包括使用磷酸移除该第二闸极氧化物侧壁,以及使用NH3OH:H2O2:H2O移除该第一半导体薄膜。12.如申请专利范围第1项之方法,其中步骤e)包括从钛、钴、钨、白金、和镍所组成的群组中选取一耐熔金属。13.如申请专利范围第1项之方法,其中步骤f)包括一形成具有40与200nm间之厚度的矽化物层。14.如申请专利范围第1项之方法,其中步骤f)包括一具有每平方单位面积2与10欧姆间之电阻率的矽化物层。15.如申请专利范围第1项之方法,其中步骤f)包括两个次热回火步骤,其中第一步骤包括在摄氏450与650度间之温度的热回火处理,而其中第二步骤包括在摄氏700与900度间之温度的热回火处理。16.如申请专利范围第2项之方法,其中步骤d)的第一侧壁、第二侧壁、及在步骤b)中沉积的该中间半导体薄膜有一组合的侧壁厚度;该方法在步骤d)之后尚包括下列步骤:d1)搀杂和热回火该源极/汲极区域,以形成活性的源极/汲极区域,而源极/汲极宽度大约为该源极/汲极区域上该组合侧壁厚度的两倍。17.一种从至少一个具有第一电极之第二电晶体至具有第二电极之第一电晶体形成条状互联之方法,其利用闸极第二侧壁构造,横跨围绕场氧化物区域,该方法包括下列步骤:a)与下侧闸极氧化层、第一氧化物侧壁、及源极/汲极一起,形成闸极;b)在包括第一及第二电极、第一氧化物侧壁及围绕场氧化物区域之电晶体上,沈积半导体薄膜;c)在半导体薄膜上沈积绝缘物层;d)异方性地蚀刻上述步骤(c)中之绝缘物层,以除去在电极、围绕场氧化物区域之绝缘物,但不自闸极侧壁上除去该绝缘物,藉而形成第二侧壁;e)在半导体薄膜上沈积耐熔金属层,而覆盖第一及第二电极及中间场氧化物之选定区域;f)热回火在步骤b)中所沈积的半导体薄膜及在步骤e)中所沉积的耐熔金属,以在第二电晶体之第一电极上、第一电晶体之第二电极上及中间场氧化物之选定区域上形成矽化物薄膜,藉使电气互联从第一电晶体横跨中间场氧化物以至第二电晶体形成。18.一种CMOS之互联,包括:源极/汲极区域;场氧化物区域,其系围绕该等源极/汲极区域;及矽化物膜,置于该源极/汲极区域及所选场氧化物邻接区域上;介电体中间层,其具有一位在源极/汲极及选定之邻接区域之上的表面;接触孔,其系经由该介电体中间层从该介电体中间层表面至在该选定之场氧化物邻接区域之上的矽化物膜间形成;及在该等接触孔中的金属,用以在该介电体中间层的表面至该等源极/汲极区域之间形成电气互联;藉此使电气通讯可藉该矽化物膜自选定的该场氧化物区域通达该等源极/汲极区域。19.如申请专利范围第18项之CMOS之互联,其中该矽化物膜是从多晶矽与SixGe1-x所组成的群组中选取的材料所形成。20.如申请专利范围第19项之CMOS之互联,其中该SixGe1-x的(x)在0.5和0.9之间。21.如申请专利范围第18项之CMOS之互联,其中该电晶体是从块状矽、绝缘体上之矽(SOI)、与凸起源极/汲极电晶体所组成的群组中选取。22.如申请专利范围第18项之CMOS之互联,其中该矽化物膜具有40至200nm间厚度。23.如申请专利范围第18项之CMOS之互联,其中该矽化物膜具有每平方单位面积2与10欧姆之间的电阻率。24.一种CMOS之互联,包括:源极/汲极区域;场氧化物区域,其系围绕该等源极/汲极区域;一具有第一氧化物侧壁的闸极;在该等源极/汲极区域与所选围绕场氧化物区域之邻接区域上的矽化物膜;该矽化物膜系将一半导体膜之层沉积于一电晶体和围绕场氧化物区域上所形成,藉将一绝缘层沉积于该第一半导体薄膜上、及将该绝缘层予以异方性蚀刻,以形成第二闸极侧壁,及在该半导体薄膜上沉积耐熔金属层盖住在该等源极/汲极区域及场氧化物的该等选取邻接区域上所沉积的半导体薄膜,及热回火该电晶体而形成该矽化物膜;藉蚀刻以移除未反应的耐熔金属,该第二氧化物侧壁及在该第一氧化物侧壁上之半导体薄膜,使电气连接从该场氧化物所选邻接区域至该等源极/汲极区域之间形成。25.如申请专利范围第24项之CMOS之互联,尚包括:在该等源极/汲极和围绕场氧化物区域上沉积一具有顶面的介电体中间层;接触孔,其系经由该介电体中间层,自该介电体间层之该面达于在该场氧化物的选取邻接区域上的该矽化物膜;及在该等接触孔中的金属,用以从该电介体中间层之该面至该等源极/汲极区域以该矽化物膜形成电气互联。26.如申请专利范围第24项之CMOS之互联,其中该第一半导体薄膜是从多晶矽和SixGe1-x所组成的群组中选取。27.如申请专利范围第26项之CMOS之互联,其中SixGe1-x的(x)是在0.5和0.9之间。28.如申请专利范围第24项之CMOS之互联,其中该电晶体是从块状矽、绝缘体上之矽(SOI)、和凸起源极/汲极电晶体所组成的群组中选取。29.如申请专利范围第24项之CMOS之互联,其中该半导体薄膜具有50至200nm之厚度。30.如申请专利范围第24项之CMOS之互联,其中该绝缘层材料是从氧化物和氮化物所组成的群组中选取。31.如申请专利范围第30项之CMOS之互联,其中该绝缘体层是氧化物,且其中以BHF蚀刻移除该第二闸极氧化物侧壁,以及以NH3OH:H2O2:H2O溶剂移除该半导体薄膜。32.如申请专利范围第30项之CMOS之互联,其中该绝缘层是氮化物,且其中以磷酸移除该第二闸极氮化物侧壁,以及以NH3OH:H2O2:H2O溶剂移除该半导体薄膜。33.如申请专利范围第24项之CMOS之互联,其中该耐熔金属是从钛、钴、钨、白金、和镍所组成的群组中选取。34.如申请专利范围第24项之CMOS之互联,其中该矽化物膜具有40至200nm之厚度。35.如申请专利范围第24项之CMOS之互联,其中该矽化物膜具有每平方单位面积2至10欧姆之电阻。36.如申请专利范围第24项之CMOS之互联,其中该热回火步骤系包括两个热回火步骤,其中第一步骤包括在摄氏450至650度之间的温度下之热回火处理,其中第二步骤则包括在摄氏700至900度之间的温度下之热回火处理。37.如申请专利范围第24项之CMOS之互联,其中该第一侧壁、该第二侧壁、及其间的该半导体薄膜具有一组合侧壁之厚度,且其中该等源极/汲极区域会在该第二侧壁形成之后,藉搀杂及热回火,而形成带电的源极/汲极区域,而其源极/汲极宽度大约两倍于在该等源极/汲极区域上沉积该组合侧壁厚度的宽度。38.一种在一第一和第二CMOS电晶体之间的条状互联,包括:至少一个第二电晶体的第一电极及至少一个第一电晶体的第二电极;介于该第一电晶体的该第一电极与该第二电晶体的汲极区域之间的场氧化物区域;具有第一氧化物侧壁的第一和第二电晶体闸极;一矽化物膜,其是在该第二电晶体的第一电极至第一电晶体的第二电极及其间场氧化物的选取区域上;该矽化物膜是以在该等电晶体和中间场氧化物区域上沉积一层半导体薄膜而形成;藉在该半导体薄膜上沉积绝缘层及异方性蚀刻该绝缘层以形成第二闸极侧壁,在该电晶体和中间场氧化物的选取区域上沉积耐熔金属层,及热回火该电晶体以形成该矽化物膜;藉蚀刻除去未反应的耐熔金属,该第二侧壁及该第一氧化物侧壁上之半导体膜等,使电气联结可从该第一电晶体跨过该介于其间的场氧化物区域至该第二电晶体而形成。图式简单说明:第一图是互补金属氧化半导体电晶体(先前技艺)的平面图。第二图是第一图(先前技艺)的电晶体部份截面图。第三图是第一电晶体38和第二相邻电晶体40的平面图。第四图是第三图电晶体38和40的部份截面图。第五图系描述第四图中电晶体38和40在一层半导体薄膜72沈积后之状态。第六图系描述第五图中电晶体38和40在绝缘层74沉积后之状态。第七图系描述第六图的电晶体38和40在绝缘层74异方性蚀刻后之状态。第八图系描述第七图电晶体38和40的耐熔金属层78沉积后之状态。第九图系描述第八图中电晶体38和40的热回火处理后之状态。第十图系描述第九图蚀刻处理的电晶体38和40在蚀刻处理后之状态。第十一图系描述第十图中电晶体38和40的层间电介体82沉积后之状态。第十二图是第十图中电晶体38和40的平面图。第十三图系经由围绕场氧化物区域而形成互补金属氧化半导体互联方法的流程图。第十四图系描述跨在场氧化物区域的电晶体之间形成条式互联方法的流程图。 |
