| 主权项 |
1.一种动态随机存取记忆体(DRAM),包含:能够独立地被存取的多个记忆体库;和一更新控制器,用以在一自行更新运作期间,选择地对多个记忆体库当中的一个或更多个记忆体库执行更新运作。2.如申请专利范围第1项之DRAM,其中要更新的一个或更多个记忆体库是由控制讯号的组合所选择。3.一种动态随机存取记忆体(DRAM),包含:能够独立地被存取的多个记忆体库;多个电压产生器,对应各别的记忆体库配置,用以供应内部电压到记忆体库;和一更新控制器,用以在一自行更新运作期间,选择地对多个记忆体库当中的一个或更多个记忆体库执行更新运作;其中电压产生器依照更新运作是否对那些记忆体库执行而被致能。4.如申请专利范围第3项之DRAM,其中所致能的电压产生器是由控制讯号的组合所指定。5.如申请专利范围第3项之DRAM,其中所致能的电压产生器包括至少一反偏压电压产生器和一内部电源电压产生器的其中一个。6.一种动态随机存取记忆体(DRAM),包括具有多个安排在行和列中的记忆体单元之多个记忆体库,其中DRAM能够在自行更新模式中选择地更新储存在每个记忆体库中的资料,该DRAM包含:多个列解码器,用以选择记忆体库的记忆体单元之字线;一位址产生器,用以产生在自行更新模式期间循序地改变的内部位址;一更新记忆体库指定电路,用以产生更新记忆体库指定讯号,以指定要更新的记忆体库;和一记忆体库选择解码器,用以藉由更新记忆体库指定讯号来指定要更新的一个或更多个记忆体库,并依照内部位址的资讯提供更新位址到对应于所指定记忆体库的列解码器。7.如申请专利范围第6项之DRAM,其中更新记忆体库指定电路包含:一更新控制器,用以产生更新控制讯号,以控制要更新的记忆体库之选择;和一解码器,用来解码更新控制讯号,以产生更新记忆体库指定讯号。8.如申请专利范围第7项之DRAM,其中更新控制器在一预先决定的外部位址讯号之后产生更新控制讯号。9.如申请专利范围第7项之DRAM,其中更新控制器包含:一更新进入侦测器,用以产生自行更新进入讯号,其指示DRAM何时进入到自行更新模式;和一更新控制讯号产生器,由自行更新进入讯号的启动致能,以在外部位址讯号之后产生更新控制讯号。10.如申请专利范围第7项之DRAM,其中更新控制器包括控制保险丝,且在控制保险丝断开之后产生更新控制讯号。11.如申请专利范围第6项之DRAM,其中记忆体库选择解码器供应更新位址到更新记忆体库指定讯号所选择的记忆体库。12.如申请专利范围第6项之DRAM,其中记忆体库选择解码器进一步包含至少一预先解码器,由更新记忆体库指定讯号所致能,用来供应对应于内部位址的更新位址到对应于所选择的记忆体库之列解码器。13.一种动态随机存取记忆体(DRAM),包含:能够独立地被存取的多个记忆体库;多个电压产生器,对应各别的记忆体库而配置,用以供应内部电压到记忆体库;和一更新控制器,用以在一自行更新运作期间,选择地对多个记忆体库当中的一个或更多个记忆体库执行更新运作;其中所致能的电压产生器的数目由所更新的记忆体库之数目决定。图式简单说明:第一图是说明与传统DRAM之更新运作有关的电路之方块图;第二图是说明依照本发明一较佳具体实施例,与能够选择地对每个记忆体库执行更新运作的DRAM之更新运作有关的电路之方块图;第三图是说明在第二图所显示的更新进入侦测器的详细电路图;第四图是在第三图所显示各种讯号的时序图;第五图是说明在第二图显示的开关之电路图;第六图是说明在第二图所显示的更新控制器之电路图,其中更新控制讯号由一外部位址产生;第七图是在第二图所显示的更新控制器另一范例之电路图,其中更新控制讯号由一控制保险丝所控制;第八图是第二图所显示的更新控制器之另一电路图;第九图是在第二图所显示解码器的详细电路图;第十图是在第二图所显示记忆体库选择解码器的电路图,其中记忆体库是由一更新记忆体库指定讯号选择;第十一图是在第十图所显示预先解码器的详细电路图;第十二图是在第十图所显示预先解码器其中一个的另一详细电路图;第十三图是在第二图所显示记忆体库选择解码器的另一电路图,其中更新的记忆体库之数目可变动地控制;和第十四图是在第二图所显示内部电压产生器的电路图。 |
