用于最大后验概率解码器的存储器体系结构

摘要

本发明是一种解码技术的改进的新技术,特别适用于turbo或迭代编码技术。依据本发明的一个实施例,一种解码系统包括用于存储码元估计的块的信道去交织器RAM、一组S个状态度量计算器以及一组S+1个窗口RAM。每个状态度量计算器用于产生一组状态度量计算,其中所述S+1个窗口RAM中的S个对所述S个状态度量计算器提供码元估计。剩余的一个窗口RAM接收来自所述信道去交织器RAM的码元估计。

主权项

1．一种解码系统，包括：a)用于存储码元估计的块的信道去交织器RAM；b)S个状态度量计算器的组，所述每个状态度量计算器用于产生一组状态度量计算；c)S+1个窗口RAM的组，其中，所述S+1个窗口RAM中的S个把码元估计提供给所述S个状态度量计算器，剩余的一个窗口RAM接收来自所述信道去交织器RAM的码元估计。