发明名称 Method of manufacturing a semiconductor device
摘要 <p>본 발명은 엘리베이티드 소오스/드레인 형성시, 스페이서 형성에 따른 식각으로 인한 기판의 손실 및 결정격자붕괴를 방지하여 에피실리콘층을 용이하게 형성할 수 있는 반도체 소자의 제조방법을 제공한다. 본 발명에 따른 반도체 소자의 제조방법은 반도체 기판 상에 게이트 산화막, 게이트 및 마스크 절연막을 형성하는 단계; 기판 전면에 제 1 및 제 2 절연막을 순차적으로 형성하는 단계; 제 2 절연막을 제 1 식각하여 제 1 절연막이 형성된 상기 게이트 및 마스크 절연막 측벽에 제 1 스페이서를 형성하는 단계; 제 1 절연막을 언더컷이 발생하도록 제 2 식각하여 제 1 스페이서 양 측의 기판과 상기 마스크 절연막의 표면을 노출시킴과 더불어 게이트 및 마스크 절연막 측벽에 제 2 스페이서를 형성하는 단계; 노출된 기판 상에 에피실리콘층을 형성하는 단계; 및, 에피실리콘층으로 소오스/드레인용 불순물이온을 주입하고 열처리하여 엘리베이티드 소오스/드레인을 형성하는 단계를 포함한다. 또한, 제 1 절연막은 산화막으로 형성하고, 제 2 절연막은 질화막으로 형성하고, 제 1 식각은 건식식각으로 진행하고, 제 2 식각은 습식식각으로 층은 진행한다.</p>
申请公布号 KR100314276(B1) 申请公布日期 2001.11.15
申请号 KR19990012824 申请日期 1999.04.12
申请人 null, null 发明人 이정호
分类号 H01L21/302;H01L21/205;H01L21/3065;H01L21/32;H01L21/336;H01L29/78 主分类号 H01L21/302
代理机构 代理人
主权项
地址