发明名称 Semiconductor implementing bank and data input/output line architecture to reduce data input/output line loading
摘要 <p>데이터 입출력 라인의 부하를 줄일 수 있는 뱅크 구성방법 및 데이터 입출력 라인 배치방법으로 구현된 반도체 메모리 장치가 개시된다. 본 발명은 다수개의 뱅크들을 가지고, 선택되는 뱅크 내의 다수개의 메모리 셀 데이터가 데이터 입출력 라인들을 통하여 입출력되는 반도체 메모리 장치에 있어서, 뱅크들 각각은 둘 이상의 서브뱅크들로 나누어지고, 서브뱅크들 하나씩을 포함하는 뱅크그룹들로 나누어지며, 뱅크그룹 내 각각의 서브뱅크들도 상단부 및 하단부 메모리블락으로 나뉘어져서, 뱅크그룹 내 상단부 및 하단부 메모리블락들끼리 데이터 입출력 라인들을 공유한다.</p>
申请公布号 KR100314129(B1) 申请公布日期 2001.11.15
申请号 KR19990039074 申请日期 1999.09.13
申请人 null, null 发明人 이성근
分类号 G11C11/409 主分类号 G11C11/409
代理机构 代理人
主权项
地址