发明名称 Digital automatic gain control linearizer and digital automatic gain control circuit using the same
摘要 <p>이득을 자동적으로 제어하기 위한 가변 이득 제어 소자를, 입력 디지털 데이터를 변환한 아날로그 신호에 의해서 제어하기 위한 디지털 자동 이득 제어용 리니어라이저는, 메모리와, 평균치 산출 수단을 포함한다. 상기 메모리는 상기 디지털 데이터를 구성하는 상위 복수 비트에 의해서 표현할 수 있는 2치 데이터의 범위중 상단에 상당하는 상단 데이터와 하단에 상당하는 하단 데이터를 출력한다. 상기 평균치 산출 수단은 상기 상단 데이터 및 상기 하단 데이터의 어느 것인가 한쪽의 데이터와 다른쪽의 데이터와의 평균치를 산출하여, 해당 산출된 평균치를 상기 다른쪽의 데이터로서 평균치 산출을 소정 회수 반복한다. 상기 디지털 데이터중 상기 상위 복수 비트를 제외하는 하위 비트의 값에 대응하는 회수만 상기 평균치 산출 수단에 있어서의 평균치 산출을 반복하며, 상기 평균치 산출 수단에 의해서 산출되는 평균치에 따라서 상기 가변 이득 제어 소자를 제어하도록 한다. 또한 디지털 자동 이득 제어 회로가 기재되어 있다.</p>
申请公布号 KR100314334(B1) 申请公布日期 2001.11.15
申请号 KR19990021500 申请日期 1999.06.10
申请人 null, null 发明人 마루추구오
分类号 H03G3/20;H03G3/00;H03G3/30;H04B1/16;H04J13/00;H04L27/34 主分类号 H03G3/20
代理机构 代理人
主权项
地址