| 摘要 |
<p>본 발명은 반도체 메모리의 플러그 제조방법에 관한 것으로, 종래 반도체 메모리의 플러그 제조방법은 플러그 형성위치를 정의하는 콘택홀 형성시 건식식각을 사용함으로써, 게이트 상부 및 측면에 형성한 절연막이 식각될 수 있으며, 이에 따라 플러그가 게이트에 접속될 수 있어 공정의 신뢰성이 저하되는 문제점과 아울러 수율이 감소하는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 셀트랜지스터가 형성된 기판의 상부 전면에 상기 셀트랜지스터의 게이트 상부 및 측면에 증착된 제1절연막과는 식각 선택비를 갖는 제2절연막을 증착하는 단계와; 상기 절연막의 상부에 포토레지스트 패턴을 형성하고, 그 패턴이 형성된 포토레지스트 패턴을 이용한 습식식각공정으로 상기 제2절연막의 일부를 식각하여 상기 셀트랜지스터의 공통 소스를 노출시키는 단계와; 상기 구조의 상부전면에 다결정실리콘을 증착하고, 평탄화하여 상기 제2절연막의 식각영역에서 셀트랜지스터의 공통 소스에 접속되는 플러그를 형성하는 단계로 구성되어 질화막과 산화막의 식각비를 이용하는 습식식각공정을 사용하여, 플러그의 형성위치를 정의하는 콘택홀 형성공정으로 게이트 전극이 노출되지 않도록 함으로써, 플러그에 의해 게이트와 공통소스가 접속됨을 방지하여 공정의 신뢰성을 향상시킴과 아울러 수율을 향상시키는 효과가 있다.</p> |
