发明名称 Timing analysis system for digital circuits
摘要 <p>본 발명은 사건구동 시뮬레이션 개념을 부울식으로 표현되는 사건의 전파에 이용하여 활성화가 가능한 최장경로와, 회로의 지연시간과, 해당경로를 활성화하는데 필요한 입력의 집합을 효율적으로 구할 수 있도록 하는 디지털회로의 타이밍 분석 시스템에 관한 것으로서, 설계된 디지털회로를 입력받아 구조에 대한 분석을 수행하여 내부 데이터구조로 변환하는 회로분석 모듈; 타이밍 큐를 가지고 있고 디지털회로의 각 회로선에 대한 값의 변화(사건)를 스케쥴하는 사건스케쥴 모듈; 입출력 사건 사이의 관계를 나타내는 게이트 모델을 가지고 입력사건에 따라 출력사건을 계산하는 게이트 모듈; 상기 사건스케쥴 모듈 및 게이트 모듈의 동작에 따라 상기 회로분석 모듈에서 분석된 디지털회로의 타이밍분석을 수행하여 디지털회로의 지연시간을 확인하고, 후방추적에 의하여 활성화가 가능한 최장경로를 찾으며, 해당경로를 활성화하는데 필요한 입력의 집합을 구하는 타이밍분석 모듈; 및 상기 타이밍분석 모듈에서 수행된 처리결과를 사용자에게 알려주는 동시에 저장을 수행하는 후처리 모듈;을 포함하는 것을 특징으로 한다.</p>
申请公布号 KR100312732(B1) 申请公布日期 2001.11.14
申请号 KR19990051482 申请日期 1999.11.19
申请人 null, null 发明人 한창호
分类号 G06F17/50 主分类号 G06F17/50
代理机构 代理人
主权项
地址