| 主权项 |
1.一种电子装置,包含:至少二接点;以及一导电有机材料单层形成一导电路径介于该等接点间,其中导电路径包括至少一拉电子基。2.如申请专利范围第1项之装置,其中该装置具有高及低导电态。3.如申请专利范围第2项之装置,其中该装置可介于高与低导电态间连续交换。4.如申请专利范围第2项之装置,其中该低导电态具有电流低于约100微微安。5.如申请专利范围第4项之装置,其中该低导电态具有电流低于约1微微安。6.如申请专利范围第2项之装置,其中该低导电态具有电流至少比低导电态高约200倍。7.如申请专利范围第6项之装置,其中该导电态具有电流至少比低导电态高约500倍。8.如申请专利范围第7项之装置,其中该导电态具有电流至少比低导电态高约1000倍。9.如申请专利范围第1项之装置,其中该拉电子基系选自氰基、异氰基,硝基,磺醯基,-羧乙烯基,亚磺醯基,,-二氰基乙烯基,卤化烷基,甲醯基,羧基,羰基,烷氧羰基及芳氧羰基,1-四唑基,5-氯-1-四唑基,胺基甲醯基及胺基磺醯基组成的组群。10.如申请专利范围第9项之装置,其中该拉电子基系选自氰基、异氰基及硝基组成的组群。11.如申请专利范围第1项之装置,其中该拉电子基系键结至导电路径的苯基环。12.如申请专利范围第1项之装置,进一步包含至少一个电子给予基。13.如申请专利范围第1项之装置,其中该导电路径包含原子,其中至少70%原子为sp-或sp2-混成原子。14.如申请专利范围第1项之装置,其中该导电路径包含交替乙炔基及芳基。15.如申请专利范围第14项之装置,其中该导电路径包含至少一个苯基-乙炔基键联。16.如申请专利范围第15项之装置,其中苯基中之至少一者系以一个拉电子基取代。17.如申请专利范围第1项之装置,其中该导电路径进一步包含结合基,其结合导电路径至接点。18.如申请专利范围第17项之装置,其中该结合基系选自硫原子,氧原子,氰基,羧基,重氮盐,卤阴离子,异氰基,膦基及碲及硒原子组成的组群。19.如申请专利范围第1项之装置,其中该导电路径包含联苯基。20.如申请专利范围第1项之装置,其中该导电路径包含乙烯基。21.一种电子装置,包含:二接点;其中至少一接点为钯接点;以及一自行组配的导电性有机分子单层,该有机分子包含一个苯基-乙炔基取代苯基-乙炔基-苯基键联介于接点间,其中该取代苯基包括至少一个硝基,以及其中该有机分子系藉于该键联之端末苯基上的至少一个异氰基键结至钯接点。22.一种记忆体电路,包含:a)一输入;b)一输出;c)一分子电子装置,该装置包含:至少二接点;以及一导电有机材料单层形成导电路径介于接点间,其中该导电路径包括至少一个拉电子基,其中一接点桥连输入与输出,以及其中另一接点系接地;以及d)一比较器桥连输入与输出,其中该比较器系与参考电压做电性通讯。23.一种记忆体阵列,包含复数如申请专利范围第22项之记忆体电路,其中该记忆体电路系排列成一可定址阵列。24.一种静态随机存取记忆体单元,包含:至少一第一及一第二分子电子装置,各该装置包含:至少二接点;以及一单层导电有机材料形成一导电路径介于接点间,其中该导电路径包括至少一拉电子基,其中该第一装置具有一接点连结至一参考电压,以及另一接点连结至一节点,其中该第二装置具有一接点连结接地,以及另一接点连结至该节点,以及其中该节点进一步连结接地。25.如申请专利范围第24项之记忆体单元,其中该单元进一步包含一增益组件。26.如申请专利范围第1项之装置,其中该装置于室温具有负差异电阻。图式简单说明:第一图为特定分子装置之示意图。第二图为第一图分子装置之特写图,显示一孔隙形成于基材及接点材料上。第三图为第一图及第二图之分子装置之进一步特写图,显示组成接点间导电路径的分子。第四图为利用特定分子装置之记忆体电路之示意图。第五图为使用背至背负差异电阻装置之SRAM单元之示意图。第六图为带有增益之使用背至背负差异电阻装置之基本SRAM电路之示意图。第七图为不含增益之使用背至背负差异电阻装置之基本SRAM电路之示意图。第八图为特定分子装置之电流相对于电压之作图。第九图为特定分子装置之电流相对于电压相对于温度之作图。第十图为特定分子装置之电流相对于电压之作图,包括初态及写入态。第十一图为第十图所述初态与写入态间之差之作图。第十二图为位元持有量测作为电流相对于时间之作图,获得位元持有时间常数()。第十三图之温度相依性作图,产生活化态。第十四图为一特定分子装置于60度K之储存态及初/抹消态之电流相对于电压作图。第十五图为一特定分子装置于300度K之储存态及初/抹消态之电流相对于电压作图。第十六图为一量测逻辑图验证一特定分子装置之记忆体特性。第十七图为一特定分子装置于300度K之电流相对于电压作图。第十八图为一特定分子装置于190度K之电流相对于电压作图。第十九图为一特定分子装置之循环电压图。第二十图为一特定分子装置之循环电压图。 |
