发明名称 形成双镶嵌之方法
摘要 本发明包含形成第一绝缘层于一基板之上。之后,蚀刻基板以形成沟渠于基板中,接着,形成一牺牲层沿着被蚀刻之基板表面。一导电层之后形成于于牺牲层之表面。接着去除导电层而形成导电结构于沟渠之中。形成第二绝缘层于第一绝缘层以及导电结构之上。开口然后形成于上述第一绝缘层以及第二第一绝缘层之中,且至少暴露贴附于导电结构侧壁之部分上述牺牲层。藉由上述开口去除贴附于该导电结构侧壁之上述牺牲层,以形成位于导电结构侧壁侧之穴。然后,回填导电材质于开口及穴中,以连接导电结构。
申请公布号 TW463316 申请公布日期 2001.11.11
申请号 TW089126811 申请日期 2000.12.14
申请人 世界先进积体电路股份有限公司 发明人 曾鸿辉
分类号 H01L21/768 主分类号 H01L21/768
代理机构 代理人 周信宏 台北市南京东路二段一一一号十一楼一一○五室
主权项 1.一种形成双镶嵌结构之方法,该方法包含:形成第一绝缘层于一基板上之;蚀刻该第一绝缘层以形成沟渠于该基板中;形成一牺牲层沿着该被蚀刻之基板表面;形成一导电层于该牺牲层之表面;去除该导电层之部分,以形成导电结构于该沟渠之中;形成第二绝缘层于该第一绝缘层以及该导电结构之上;形成一开口于上述第一绝缘层以及第二第一绝缘层之中,至少暴露贴附于该导电结构侧壁之部分上述牺牲层;藉由上述开口去除贴附于该导电结构侧壁之上述牺牲层,以形成位于该导电结构侧壁侧之穴;及回填导电材质于该开口及该穴中,以连接该导电结构。2.如申请专利范围第1项之方法,其中上述牺牲氧化层包含氧化物。3.如申请专利范围第2项之方法,其中上述牺牲氧化层系以氢氟酸溶液去除。4.如申请专利范围第2项之方法,其中上述牺牲氧化层系以BOE溶液去除。5.如申请专利范围第1项之方法,其中上述牺牲氧化层包含氮化物。6.如申请专利范围第5项之方法,其中上述牺牲氮化层系以热磷酸溶液去除。7.如申请专利范围第1项之方法,其中上述之导电材质包含钨。8.如申请专利范围第7项之方法,其中在形成上述导电材质之前,更包含形成黏着层/阻障层。9.一种双镶嵌结构,包含;一第一绝缘层,包含沟渠形成于其中;牺牲层,形成于该沟渠之表面,以及第一导电材质形成于该沟渠之中,其中至少该导电材质之侧壁部分被暴露;第二导电材,质贴附于该暴露之侧壁;第二绝缘层,形成于该第一绝缘层之上,具有一开口形成于上述第一绝缘层、第二绝缘层之中,其中上述开口至少暴露该第二导电材质;及第三导电材质回填于该开口以及连接于有第二导电材。10.如申请专利范围第9项之双镶嵌结构,其中上述牺牲氧化层包含氧化物。11.如申请专利范围第9项之双镶嵌结构,其中上述牺牲氧化层包含氮化物。12.如申请专利范围第9项之双镶嵌结构,其中上述第二导电材质包含钨。13.如申请专利范围第9项之双镶嵌结构,其中上述第三导电材质包含钨。14.如申请专利范围第9项之双镶嵌结构,其中上述开口偏移该第一导电材质一距离。图式简单说明:第一图系先前技术形成沟渠之一半导体基板截面图。第二图系先前技术形成导体材质之半导体基板截面图。第三图系先前技术形成开口之半导体基板截面图。第四图系先前技术形成导体材质之半导体基板截面图。第五图系先前技术形成横向洞穴之半导体基板截面图。第六图系本发明形成牺牲层之半导体基板截面图。第七图系本发明形成导电结构之半导体基板截面图。第八图系本发明形成第二导电层开口之半导体基板截面图。第九图系本发明形成蚀刻牺牲层之半导体基板截面图。第十图系本发明形成导电栓之半导体基板截面图。
地址 新竹科学工业园区园区三路一二三号