| 主权项 |
1.一种在包含绝缘体外延矽区域之基材中形成基材接点之方法,此方法包括以下步骤:在绝缘体外延矽基材中形成浅隔离壕沟;充填此浅隔离壕沟;沉积光阻于基材上;在基材中形成接点壕沟,经过该已充填之浅隔离壕沟,及绝缘体外延矽基材区域,至少延伸至绝缘体外延矽区域下方之矽基材顶部;及充填接点壕沟,其中充填接点壕沟之材料系形成对矽基材之接点。2.根据申请专利范围第1项之方法,其中浅隔离壕沟系以电绝缘材料充填。3.根据申请专利范围第2项之方法,其中电绝缘材料为原矽酸四乙酯氧化物。4.根据申请专利范围第1项之方法,其中形成接点壕沟系包括以下步骤:于充填浅隔离壕沟后,在基材上沉积一层光阻;使此光阻构图;及利用此光阻作为罩盖,蚀刻接点壕沟。5.根据申请专利范围第1项之方法,其中接点壕沟系环绕基材,在基材之场区域中延伸。6.根据申请专利范围第1项之方法,其中接点壕沟系利用反应性离子蚀刻形成。7.根据申请专利范围第1项之方法,其中接点壕沟系被制成足够宽,以充作防护结构,以防止掺杂剂扩散经过基材之绝缘体外延矽区域之绝缘体区域。8.根据申请专利范围第1项之方法,其进一步包括以下步骤:植入至少一种掺杂剂至藉由蚀刻接点壕沟而外露之矽基材中。9.根据申请专利范围第8项之方法,其中该至少一种掺杂剂,包括硼、磷、砷或铟。10.根据申请专利范围第1项之方法,其进一步包括以下步骤:使充填浅隔离壕沟之材料平面化。11.根据申请专利范围第10项之方法,其进一步包括以下步骤:将未经掺杂之多晶矽沉积于基材上;及使未经掺杂之多晶矽及充填浅隔离壕沟之材料平面化。12.根据申请专利范围第1项之方法,其中接点壕沟系以未经掺杂之多晶矽充填。13.根据申请专利范围第1项之方法,其进一步包括以下步骤:在充填接点壕沟之材料上,进行p+扩散植入,以提供对p-型基材之接点,及n+扩散,以提供对n-型基材上之井之接点。14.根据申请专利范围第1项之方法,其进一步包括以下步骤:使充填接点壕沟之材料矽化。15.根据申请专利范围第1项之方法,其进一步包括以下步骤:形成导电性材料对已充填接点壕沟之接点。16.根据申请专利范围第15项之方法,其中接点包含至少一种金属。17.根据申请专利范围第1项之方法,其进一步包括以下步骤:使基材形成偏压。18.根据申请专利范围第17项之方法,其进一步包括以下步骤:在基材中形成多个井;及使井互相隔离。19.一种半导体元件结构,其包括:一个基材,包含绝缘体外延矽基材区域;至少一个浅沟隔离区域在基材上;及一个接点壕沟,经过浅沟隔离区域延伸至绝缘体外延矽区域下方之基材之矽部份,及形成对基材之下方矽部份之接点。20.根据申请专利范围第19项之半导体元件结构,其中浅沟隔离区域系以电绝缘材料充填。21.根据申请专利范围第20项之半导体元件结构,其中电绝缘材料为原矽酸四乙酯氧化物。22.根据申请专利范围第19项之半导体元件结构,其中接点壕沟系环绕基材,在基材之场区域中延伸。23.根据申请专利范围第19项之半导体元件结构,其中接点壕沟系足够宽,以充作防护结构,以防止掺杂剂扩散经过基材之绝缘体外延矽区域之绝缘体区域。24.根据申请专利范围第19项之半导体元件结构,其中系将至少一种掺杂剂植入接点壕沟下方之矽基材中。25.根据申请专利范围第24项之半导体元件结构,其中该至少一种掺杂剂,包括硼、磷、砷、铟或锑。26.根据申请专利范围第19项之半导体元件结构,其中接点壕沟系以多晶矽充填。27.根据申请专利范围第19项之半导体元件结构,其中多晶矽系经p+掺杂或n+掺杂。28.根据申请专利范围第27项之半导体元件结构,其中充填接点壕沟之材料系经矽化。29.根据申请专利范围第19项之半导体元件结构,其进一步包括:导电性材料电连接至接点壕沟之接点。30.根据申请专利范围第29项之半导体元件结构,其中接点包含至少一种金属。31.根据申请专利范围第19项之半导体元件结构,其中系使基材形成偏压。32.根据申请专利范围第31项之半导体元件结构,其进一步包含:多个隔离井在基材中。图式简单说明:第一图表示根据本发明半导体元件之具体实施例之横截面图;第二图-第十图表示半导体元件具体实施例之横截面图,其系在用以形成根据本发明半导体元件制程之具体实施例之不同阶段下,其中第十图表示具体实施例之最后形式;第十一图表示根据本发明结构另一项具体实施例之俯视图。第十二图表示第十一图所示具体实施例,沿着线12-12所取得之横截面图;及第十三图表示本发明具体实施例之横截面图,其包含井之岛状物。 |
