| 主权项 |
1.一种由第一高电位供电轨、第二高电位供电轨及低电位供电轨供电的接通重置电路,其中,第一高电位供电轨所供应的电位与第二高电位供电轨所供应的电位不同,且其中电路包括一重置输出节点,该电路包括:a.电压分压器支路,具有一高电位节点耦合到第一高电位供电轨,一低电位节点耦合到低电位供电轨,以及一输出;b.第一重置子电路,具有一控制节点耦合到该电压分压器支路的该输出,其中该第一重置子电路具有一输出耦合到重置输出节点;以及c.第二重置子电路,耦合到第二高电位供电轨,且具有一输出耦合到重置输出节点,其中该第一重置子电路之该输出的信号以及该第二重置子电路之该输出的信号结合,在重置输出节点定义一信号。2.如申请专利范围第1项的电路,其中该电压分压器支路包括第一电阻及第二电阻,其中该第一电阻包括一高电位节点耦合到第一高电位供电轨,以及一低电位节点耦合到该第二电阻的高电位节点,其中该第二电阻包括一低电位节点耦合到低电位供电轨,且其中该第一电阻的该低电位节点提该电压分压器支路的该输出节点。3.如申请专利范围第2项的电路,其中该第一重置子电路包括由切换装置构成的反向器支路,切换装置具有一控制节点耦合到该电压分压器的该输出节点,以及一低电位节点耦合到低电位供电轨。4.如申请专利范围第3项的电路,其中该切换装置是NMOS电晶体。5.如申请专利范围第4项的电路,其中该第一重置子电路进一步包括一电阻,具有一高电位节点耦合到第二高电位供电轨,以及一低电位节点耦合到该第一重置子电路之该NMOS电晶体的汲极。6.如申请专利范围第5项的电路,其中该第一重置子电路进一步包括串联耦合的第一反向器与第二反向器,其中该第一反向器的输入耦合到该第一重置子电路之该电阻的该低电位节点,且其中该第二反向器的输出耦合到重置输出节点。7.如申请专利范围第6项的电路,其中该第二重置子电路包括第二电压分压器,具有第一电阻及第二电阻,其中该第一电阻具有一高电位节点耦合到第二高电位供电轨,以及一低电位节点耦合到该第二电压分压器之该第二电阻的高电位节点,其中该第二电阻的低电位节点耦合到低电位供电轨,且其中该第一电阻的该低电位节点是该第二电压分压器的输出节点。8.如申请专利范围第7项的电路,其中该第二重置子电路包括一由第二切换装置所构成的反向器支路,它具有一控制节点耦合到该第二电压分压器的该输出节点,以及一低电位节点耦合到低电位供电轨。9.如申请专利范围第8项的电路,其中该第二切换装置是NMOS电晶体。10.如申请专利范围第9项的电路,其中该第二重置子电路进一步包括一电阻,具有一高电位节点耦合到第二高电位供电轨,以及一低电位节点耦合到该第二重置子电路之该第二NMOS电晶体的汲极。11.如申请专利范围第10项的电路,其中该第二重置子电路进一步包括串联耦合的第三反向器及第四反向器,其中该第三反向器的输入到该第二电压分压器之该第一电阻的该低电位节点,且其中该第四反向器的输出耦合到重置输出节点。12.如申请专利范围第11项的电路,进一步包括一逻辑装置,具有第一输入节点、第二输入节点及一输出,其中该第一输入节点耦合到该第二反向器的该输出,该第二输入节点耦合到该第四反向器的该输出节点,且其中该输出节点耦合到重置输出节点。13.如申请专利范围第12项的电路,其中的该逻辑装置是NOR闸。14.如申请专利范围第1项的电路,其中该第一高电位供电轨是以高于第二高电位供电轨的电位供电。15.如申请专利范围第1项的电路,其中该第二高电位供电轨是以高于第一高电位供电轨的电位供电。图式简单说明:第一图是耦合到双电源系统之习知接通重置电路的简单电路图。第二图是第一图之习知技术接通重置电路中所使用习知技术的逻辑位准变换器的简单电路图。第三图是本发明之双电源接通重置电路的简单电路图。 |
