| 主权项 |
1.一种半导体底材之地道工程制作方法,该方法至少包括下列步骤:提供一半导体底材,该半导体底材具有第一表面与第二表面,其中该第一表面具有半导体元件,且该半导体元件具有一电极;由该第二表面形成接触孔于该半导体底材中,以曝露部份该电极;且形成导电层于该第二表面,且填充于该接触孔中,以便与该电极产生连接。2.如申请专利范围第1项之方法,其中上述之电极是位于该第一表面下方的该半导体底材中。3.如申请专利范围第1项之方法,其中上述之半导体元件为电晶体元件,且该电极为汲极,而该导电层则作为汲极电源导线使用。4.如申请专利范围第1项之方法,其中上述之半导体元件为电晶体元件,且该电极为源极,而该导电层则作为源极电源导线使用。5.如申请专利范围第1项之方法,其中在形成上述导电层时,并填充于该接触孔而形成连接于该电极之接触插塞。6.一种半导体底材之地道工程制作方法,该方法至少包括下列步骤:提供一半导体底材,该半导体底材具有第一表面与第二表面,且该第一表面具有电晶体元件,其中该电晶体元件具有闸极、汲极与源极;由该第二表面形成第一接触孔于该半导体底材中,以曝露部份该汲极;形成第一导电层图案于该第二表面,且填充于该第一接触孔中,以便与该汲极产生连接;形成绝缘层于该第一导电层图案上,以覆盖该第一导电层图案与该第二表面;依序穿透该绝缘层与该第二表面,而形成第二接触孔于该半导体底材中,以曝露部份该源极;且形成第二导电层图案于该绝缘层上,且填充于该第二接触孔中,以便与该源极产生连接。7.如申请专利范围第6项之方法,其中上述之闸极位于该第一表面上方,而该源极与该汲极则形成于该闸极两侧的该半导体底材中。8.如申请专利范围第6项之方法,其中上述第一导电层图案可作为汲极电源导线,用以连接该汲极并提供汲极电压(VDD)。9.如申请专利范围第6项之方法,其中上述第二导电层图案可作为源极电源导线,用以连接该源极并提供源极电压(VSS)。10.如申请专利范围第6项之方法,其中上述第一导电层图案并填充于该第一接触孔而形成第一接触插塞,而该第二导电层图案并填充于该第二接触孔而形成第二接触插塞。11.一种半导体底材之地道结构,该地道结构至少包括:半导体底材,具有第一表面与第二表面,其中在该第一表面上具有半导体元件,且该半导体元件具有一电极,该电极则位于该半导体底材中;接触插塞,由该第二表面穿遂至该半导体底材中,且沿伸至该电极;及导电层图案,位于该第二表面与该接触插塞上,可经由该接触插塞,与该电极产生连接。12.如申请专利范围第11项之结构,其中上述之电极是位于邻接该第一表面的该半导体底材中。13.如申请专利范围第11项之结构,其中上述之半导体元件为电晶体元件,且该电极为汲极,而该导电层则作为汲极电源导线使用。14.如申请专利范围第11项之结构,其中上述之半导体元件为电晶体元件,且该电极为源极,而该导电层图案则作为源极电源导线使用。l5.一种半导体底材之地道结构,该地道结构至少包括:半导体底材,该半导体底材具有第一表面与第二表面,且在该第一表面上具有电晶体元件,其中该电晶体元件具闸极、汲极与源极;第一接触插塞,由该第二表面穿透该半导体底材,且沿伸至该汲极;第一导电层图案,位于该第二表面与该第一接触插塞上,可经由该第一接触插塞,而与该汲极产生连接;绝缘层,覆盖位于该第一导电层图案与该第二表面上;第二接触插塞,由该绝缘层上表面依序穿透该绝缘层与该半导体底材,且沿伸至该源极;及第二导电层图案,位于该绝缘层与该第二接触插塞上,可经由该第二接触插塞,而与该源极产生连接。16.如申请专利范围第15项之结构,其中上述之闸极位于该第一表面上方,而该源极与该汲极则形成于该闸极两侧,邻接该第一表面之该半导体底材中。17.如申请专利范围第15项之结构,其中上述第一导电层图案可作为汲极电源导线,用以连接该汲极并提供汲极电压(VDD)。18.如申请专利范围第15项之结构,其中上述第二导电层图案可作为源极电源导线,用以连接该源极并提供源极电压(VSS)。19.一种半导体底材之地道工程制作方法,该方法至少包括下列步骤:提供一半导体底材,该半导体底材具有第一表面与第二表面;由该第二表面形成第一接触孔于该半导体底材中;形成第一导电层图案于该第二表面上,且填充于该第一接触孔中,以形成第一接触插塞;形成绝缘层于该第一导电层图案上,以覆盖该第一导电层图案与该第二表面;依序穿透该绝缘层与该第二表面,而形成第二接触孔于该半导体底材中;形成第二导电层图案于该绝缘层上,且填充于该第二接触孔中,以形成第二接触插塞;且形成电晶体元件于该第一表面上,其中该电晶体元包括位于该第一表面上方之闸极,以及位于该半导体底材中之源极区域与汲极区域,且该汲极区域电性连接至该第一接触插塞,而该源极区域则电性连接至该第二接触插塞。20.一种半导体底材之地道结构,该地道结构至少包括:半导体底材,具有第一表面与第二表面,且在该第一表面上具有电晶体元件,其中该电晶体元件具闸极、汲极与源极;第一接触插塞,由该第二表面穿透该半导体底材,且沿伸至该汲极;第一导电层图案,位于该第二表面与该第一接触插塞上,可经由该第一接触插塞,而与该汲极产生连接;绝缘层,覆盖位于该第一导电层图案与该第二表面上;第二接触插塞,由该绝缘层上表面依序穿透该绝缘层与该半导体底材,且沿伸之该源极;第二导电层图案,位于该绝缘层与该第二接触插塞上 可经由该第二接触插塞,而与该源极产生连接;及基板,位于该第二导电层图案上,用以承载该第二导电层图案、该绝缘层、该第一导电层图案与该半导体底材。21.一种半导体底材之地道工程制作方法,该方法至少包括下列步骤:形成第三导电层于基板上表面;形成绝缘层于该第三导电层上表面;形成第四导电层于该绝缘层上表面,其中该第四导电层具有开口图案以曝露部份该绝缘层上表面;形成绝缘填充物于该开口图案之中;贴附半导体底材于该第四导电层与该绝缘填充物之上表面;形成第三接触孔,以贯穿该半导体底材,并曝露部份该第四导电层上表面;形成第四接触孔,以依序穿透该半导体底材、该绝缘填充物与该绝缘层,并曝露部份该第三导电层上表面;形成第三接触插塞于该第三接触孔之中;形成第四接触插塞于该第四接触孔之中;且形成电晶体元件于该半导体底材上,其中该电晶体元包括位于该半导体底材上表面之闸极,以及位于该半导体底材中之源极区域与汲极区域,且该汲极区域电性连接至该第三接触插塞,而该源极区域则电性连接至该第四接触插塞。22.如申请专利范围第21项之方法,其中上述之半导体底材是使用导电性黏胶来贴附于该第四导电层上表面。23.如申请专利范围第21项之方法,其中上述第四导电层图案可作为汲极电源导线,用以连接该汲极区域并提供汲极电压(VDD)。24.如申请专利范围第21项之方法,其中上述第三导电层图案可作为源极电源导线,用以连接该源极区域并提供源极电压(VSS)。图式简单说明:第一图为半导体晶片之正面俯视图,显示目前积体电路制程中典型的单元胞(cell)布局方式;第二图为半导体晶片之正面俯视图,显示目前进行布局时,制作于单元胞上方的电源网状架构;第三图为半导体晶片之正面俯视图,显示位于半导体晶片上方之层间连线(via);第四图为半导体晶片之截面图,显示了根据本发明所提供半导体底材之地道结构;第五图为半导体晶片之截面图,显示根据本发明之方法,制作电晶体元件于半导体底材上表面之步骤;第六图为半导体晶片之截面图,显示根据本发明之方法,依序制作第一导电层图案与绝缘层于半导体底材下表面,且形成接触插塞于半导体底材中之步骤;第七图为半导体晶片之截面图,显示根据本发明之方法,制作第二导电层图案于绝缘层表面,且形成接触插塞于半导体底材中之步骤;第八图为单元胞之俯视图,显示根据传统技术与本发明所制作单元胞其电源线接点的不同;第九图-第十一图为半导体晶片之截面图,显示根据本发明之第二实施例,制作地道结构于半导体底材中之步骤;及第十二图-第十四图为半导体晶片之截面图,显示根据本发明之第三实施例,制作地道结构于半导体底材中之步骤。 |
