发明名称 自行对准多阶罩幕式唯读记忆体之制造方法
摘要 一种自行对准多阶罩幕式唯读记忆体之制作方法,利用自行对准植入制程增加微影时的制程范围,减少制程困难度。并且,利用字元线与闸极的连结与否,以及自行对准植入唯读记忆码,加大闸极临界电压之差别,使用多层次临界电压,形成多阶式电晶体记忆单元,来倍增记忆之容量。
申请公布号 TW463329 申请公布日期 2001.11.11
申请号 TW089126130 申请日期 2000.12.07
申请人 旺宏电子股份有限公司 发明人 郑培仁;李宗晔
分类号 H01L21/8246 主分类号 H01L21/8246
代理机构 代理人 蔡坤财 台北巿松江路一四八号十二楼
主权项 1.一种罩幕式唯读记忆体的制造方法,至少包括下列步骤:在一基底上形成一闸极氧化矽层;在该基底上依序形成一复晶矽层与一氮化矽层;定义该复晶矽层与该氮化矽层;以该复晶矽层与该氮元矽层为罩幕,对该基底进行掺杂,以形成一埋入位元线;定义该复晶矽层与该氮化矽层,以形成复数个闸极堆叠层;在该些闸极堆叠层之侧壁上形成复数个侧壁间隙壁,环绕该些闸极堆叠层;在该基底上覆盖一氧化矽层;去除部分该氧化矽层直到暴露出该氮化矽层;在该基底上形成一第一图案化光阻层,覆盖部分该氮化矽层;以该第一光阻层为罩幕,去除暴露之该氮化矽层;移除该第一光阻层;在该基底上形成一第二图案値光阻层;以该第二光阻层为罩幕,进行一离子植入步骤,在暴露之该复晶矽层底下之该基底中形成一掺杂区;以及在该基底上形成一导电层,且连接暴露之该复晶矽层。2.如申请专利范围第1项之方法,其中该些侧壁间隙壁之材质包括氧化矽。3.如申请专利范围第1项之方法,其中该氧化矽层包括高密度电浆氧化矽层。4.如申请专利范围第1项之方法,其中去除部分该氧化矽层直到暴露出该氮化矽层之步骤包括使用化学机械研磨法。5.如申请专利范围第1项之方法,其中该第一图案化光阻层具有第一唯读记忆码图案。6.如申请专利范围第1项之方法,其中藉由去除暴露之该氮化矽层写入第一唯读记忆码。7.如申请专利范围第1项之方法,其中该第二图案化光阻层具有第二唯读记忆码图案。8.如申请专利范围第1项之方法,其中藉由形成该掺杂区来写入第二唯读记忆码。9.如申请专利范围第1项之方法,其中该离子植入步骤系为自行对准离子植入。10.如申请专利范围第1项之方法,其中上述之该导电层之材质包括钨。11.一种罩幕式唯读记忆体的制造方法,至少包括下列步骤:在一基底上依序形成一闸极氧化矽层、一闸极导电层与一闸极顶盖层;定义该闸极导电层与该闸极顶盖层;以该闸极导电层与该闸极顶盖层为罩幕,对该基底进行掺杂,以形成一埋入位元线;定义该闸极导电层与该闸极顶盖层,以形成复数个闸极堆叠层;在该些闸极堆叠层之侧壁上形成复数个侧壁间隙壁,环绕该些闸极堆叠层;在该基底上覆盖一绝缘层;去除部分该绝缘层直到暴露出该闸极顶盖层;在该基底上形成一第一图案化光阻层,覆盖部分该闸极顶盖层;以该第一光阻层为罩幕,去除暴露之该闸极顶盖层;移除该第一光阻层;在该基底上形成一第二图案化光阻层;以该第二光阻层为罩幕,进行一掺杂步骤,在暴露之该闸极导电层底下之该基底中形成一掺杂区;以及在该基底上形成一导电层,且连接暴露之该闸极导电层。12.如申请专利范围第11项之方法,其中该闸极导电层之材质包括复晶矽。13.如申请专利范围第11项之方法,其中该闸极顶盖层之材质包括氮化矽。14.如申请专利范围第11项之方法,其中该些侧壁间隙壁之材质包括氧化矽。15.如申请专利范围第11项之方法,其中该绝缘层包括高密度电浆氧化矽层。16.如申请专利范围第11项之方法,其中去除部分该绝缘层直到暴露出该闸极顶盖层之步骤包括使用化学机械研磨法。17.如申请专利范围第11项之方法,其中该第一图案化光阻层具有第一唯读记忆码图案。18.如申请专利范围第11项之方法,其中藉由去除暴露之闸极顶盖层写入第一唯读记忆码。19.如申请专利范围第11项之方法,其中该第二图案化光阻层具有第二唯读记忆码图案。20.如申请专利范围第11项之方法,其中藉由形成该掺杂区来写入第二唯读记忆码。21.如申请专利范围第11项之方法,其中该离子植入步骤系为自行对准离子植入。22.如申请专利范围第11项之方法,其中上述之该导电层之材质包括钨。图式简单说明:第一图A-第一图I为依照本发明之一较佳实施例之制程剖面示意图。第二图是关于第一图A之俯视图,图中I-I剖面线对应于第一图A。第三图是关于第一图B之俯视图,图中II-II剖面线对应于第一图B。第四图是关于第1图I之俯视图,图中III-III剖面线对应于第一图I。第五图是关于第四图中,对应于IV-IV剖面线之剖面图。
地址 新竹科学工业园区新竹市力行路十六号