| 摘要 |
<p>본 발명은 반도체소자의 전력배선 형성방법에 관한 것으로, 반도체기판에 활성영역을 정의하고 이온 임플란트 공정을 이용하여 웰과 웰 픽업을 형성하고 상기 반도체기판 상부에 제1게이트산화막과 폴리실리콘을 적층하여 형성한 다음, 상기 반도체기판에 커플링 캐패시터가 형성될 영역을 노출시키는 제1감광막패턴을 형성하고 상기 노출된 폴리실리콘 상부를 WF가스로 프리 퍼지시킨 다음, 디그레이즈시켜 제2게이트산화막을 형성한 다음, 상기 제1감광막을 제거하고 전체표면상부에 텅스텐 실리사이드를 형성한 다음, 상기 텅스텐 실리사이드, 제2게이트산화막, 폴리실리콘, 제1게이트산화막을 워드라인 마스크를 이용한 사진식각공정으로 패터닝하고 상기 텅스텐 실리사이드와 제2게이트산화막을 식각하여 상기 폴리실리콘의 일측을 노출시킨 다음, 후속공정으로 상기 폴리실리콘에 Vss 를 접속시키고 상기 텅스텐 실리사이드와 웰 픽업에 Vcc 를 접속시키는 공정으로 소자의 노이즈를 제거할 수 있도록 함으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.</p> |
