| 摘要 |
<p>목적 : 본 발명은 전극의 층 구조 개선을 통해 소스전극과 드레인전극 및 화소전극을 일거에 증착 형성하여 공정 수를 대폭 줄이고 층간 접촉저항도 양호하게 개선한 새로운 박막 트랜지스터의 제조 방법을 제공한다. 구성 : 본 발명은 기판 상에 버퍼층을 적층 형성하고 그 위로 활성층을 적층 형성하는 공정과, 상기 활성층의 상면으로 절연층을 적층하고 포토 리소그라피하여 상면 소정위치에 게이트전극을 적층 형성하는 공정과, 상기 게이트전극에 적층된 포토 레지스트층을 제거하지 않은 채로 가온하여 리플로우 되게 함으로써 그 양단부가 게이트전극의 옆면을 피복하게 하는 공정과, 옆면이 포토 레지스트층으로 피복된 게이트전극을 마스크로 플라즈마 이온 주입을 행하여 고밀도 도핑된 콘택층이 활성층의 양단부에 형성되도록 하는 공정과, 상기 포토 레지스트층을 제거하고 전체 면에 걸쳐 저농도 이온 주입을 행하여 활성층에 LDD영역이 형성되게 하는 공정과, 상기 게이트전극의 상면으로 층간 절연층을 성막하는 공정과, 상기 절연층의 소정부위로 비아홀을 형성하여 내측의 콘택층이 외부로 노출되게 하는 공정과, 상기 비아홀에 메탈을 스퍼터링하여 일정 두께의 층을 이루게 하는 공정과, 상기 비아홀에 증착된 메탈층의 상면으로 ITO층을 적층 형성하고 다시 그 위로 메탈층을 증착시켜 실질적인 소스전극과 드레인전극이 형성되게 하는 공정과, 상기 소스전극과 드레인전극의 상면으로 일렉트로 플레이팅법을 실시하여 데이타라인에 선택적으로 금속층이 적층되게 함으로써 저항을 낮추는 공정으로 행해진다. 효과 : 본 발명의 박막 트랜지스터는 3층 구조의 전극을 소스 및 드레인전극과 화소전극으로 동시 사용함으로써 비아홀 형성공정과 화소전극 형성 공정을 생략할 수 있다. 게다가 금속층을 100Å 이하로 하고 ITO층을 400Å 이하로 설정하였을 때에 빛의 투과율이 90％ 이상으로 되고, 전기장 인가 시에 필드가 걸리는 데이타라인만 선택적으로 도금한 것이므로 박막 트랜지스터의 개구율도 손상되지 않는다.</p> |
