| 摘要 |
<p>본 발명은 어드레스 천이합 검출 회로에 관한 것으로, 종래 메모리에서 제어신호의 타이밍을 제어하는 어드레스 천이합 신호를 검출하는 어드레스 천이합 검출 회로에 있어서 동작전압의 변동, 즉 저전원전압에서 고전원전압으로 동작시 풀업 트랜지스터 및 지연소자의 전원전압 보상만큼 전류의 증가로 인하여 상기 어드레스 천이합 신호의 펄스 폭이 감소됨으로써, 설계된 타이밍 마진의 영역을 벗어남에 따라 메모리가 오동작하는 문제점이 있었고, 또한, 저전원전압에서 상기 어드레스 천이합 신호의 펄스 폭이 넓어짐으로써, 속도의 지연으로 인하여 메모리의 속도가 저하되는 문제점이 있었다. 따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 전원전압의 레벨을 검출하는 전원전압 검출부의 출력신호에 의해 저전원전압일 경우 별도의 풀업 트랜지스터를 통해 상기 저전위의 어드레스 천이 감지 신호를 빠르게 전원전압으로 풀업시키며, 고전원전압일 경우 상기 별도의 풀업 트랜지스터를 플로팅시켜 상기 어드레스 천이합 신호의 펄스 폭 감소를 방지함으로써, 전원전압의 레벨 변동에 따른 어드레스 천이합 신호의 펄스폭의 변동을 보상하여 메모리의 오동작 및 속도의 지연을 방지하는 효과가 있다.</p> |
