| 摘要 |
<p>본 발명은 배타적 논리합회로에 관한 것으로, 종래에는 씨모스회로 설계시 출력신호는 항상 2개 이상의 트랜지스터를 거쳐서 파워라인과 접속되므로 출력신호의 로딩을 고려하여 큰 사이즈의 트랜지스터를 사용하거나 출력버퍼를 추가로 필요로 하여 면적이 커지는 문제점이 있었다. 따라서, 본 발명은 소스에 제1 입력신호를 제1 인버터를 통해 인가받고, 게이트에 제2 입력신호가 인가된 피모스트랜지스터와, 소스에 제1 입력신호가 인가되고, 게이트에 제2 입력신호가 인가되며, 드레인이 상기 피모스트랜지스터의 드레인에 접속된 제1 엔모스트랜지스터와, 이 제1 엔모스트랜지스터의 드레인측에서 출력신호가 출력되도록 이루어진 로직판별부와; 상기 로직판별부의 출력신호를 입력받아 반전하는 제2 인버터와, 상기 제2 인버터의 출력신호를 게이트에 인가받고, 상기 로직판별부의 출력신호가 드레인에 인가되며, 소스가 접지된 제2 엔모스트랜지스터로 이루어진 출력전달부로 구성함으로써 출력특성을 개선함과 동시에 전체 칩의 사이즈를 능률적으로 줄여서 양산시 생산성이 향상되는 효과가 있다.</p> |
