| 摘要 |
<p>본 발명은 에지 채널의 문턱전압 저하 현상을 억제하여 채널을 안정화할 수 있는 트랜지스터의 제조방법에 관한 것이다. 본 발명의 트랜지스터의 제조방법은 반도체기판 상에 셀격리영역을 노출시키는 제 1절연막 패턴을 형성하는 공정과, 1절연막 패턴에 의해 노출된 셀 격리영역에 제 1에피층을 형성하는 공정과, 제 1에피층 상에 셀격리영역의 일부를 노출시키도록 제 2절연막 패턴을 형성하는 공정과, 제 2절연막 패턴 상에 제 1절연막 패턴 측면에 잔류되도록 제 1절연측벽을 형성하는 공정과, 제 2절연막 패턴 상에 제 1절연측벽 측면에 잔류되도록 제 1절연측벽과 식각선택비가 다른 제 2절연측벽을 형성하는 공정과, 제 1절연막 패턴 상에 제 1에피층을 포함한 제 2절연막 패턴 및 제 2절연측벽을 덮도록 제 2에피층을 형성하는 공정과, 제 2에피층 상에 게이트전극을 형성하는 공정과, 게이트전극 양측 하부의 제 2에피층에 소오스/드레인인 불순물영역을 형성하는 공정을 구비한 것이 특징이다. 따라서, 본 발명에서는 셀격리영역을 노출시키는 제 1절연막 패턴 측면에 질화실리콘인 제 1절연측벽을 형성함으로써, 채널의 불순물 차단이 억제되어 에지 채널의 문턱전압이 저하되는 것이 방지된다. 또한, 본 발명에서는 질화실리콘인 제 1절연측벽에 의해 채널의 불순물 농도가 감소되어 채널 전기장(channel electric field)을 완화시킬 수 있다. 본 발명에서는 트랜지스터의 정션 부분에 제 2절연막 패턴 및 제 2절연측벽을 형성함으로써, 정션 리키지를 억제할 수 있다. 또한, 본 발명에서는 추가 이온주입 공정이 생략가능하므로, 공정이 단순화된다.</p> |
