| 摘要 |
<p>본 발명은 반도체 메모리 소자에 관한 것으로, 추가 공정 없이 폴리 실리콘의 표면 농도를 높게하여 콘택 저항을 개선시킨 반도체 소자의 제조방법에 관한 것으로, 본 발명의 반도체 소자의 제조방법은 반도체 기판에 액티브 영역과 필드 영역을 정의한 후, 상기 기판상에 일정간격을 갖고 캡 절연막을 구비한 복수개의 워드라인을 형성하는 단계와, 상기 워드라인 양측 반도체 기판의 액티브 영역에 소오스/드레인 불순물 영역을 형성하는 단계와, 상기 각 워드라인 측면에 절연막 측벽을 형성하는 단계와, 상기 워드라인과 액티브 영역 사이에 커패시터 노드 플러그와 비트라인 콘택용 플러그를 형성하는 단계와, 전면에 제 1 층간 절연막을 형성하고 상기 워드라인과 수직한 방향으로 일정간격을 갖도록 복수개의 비트라인을 형성하는 단계와, 전면에 제 2 층간 절연막을 형성하고 커패시터 노드 플러그 표면이 노출되도록 콘택홀을 형성하는 단계와, 스토리지 전극이 형성될 상태에서 상기 콘택홀 내에 열처리 조건을 이용하여 열처리한 후, 불순물 이온 주입하여 상기 콘택홀을 포함한 상기 비트라인상에 스토리지 전극을 형성하는 단계를 포함하여 이루어짐에 그 특징이 있다.</p> |
