| 摘要 |
<p>본 발명은 공통 버스(Bus)를 사용하는 비동기 전송 모드(ATM)에서의 데이터 셀(Data Cell)을 해당되는 물리 계층(Physical Layer)에 할당하는 버퍼 장치에 관한 것으로, 특히, 피포(FIFO: First In First Out)로 이루어진 메모리 버퍼(Memory Buffer)를 공유하는 장치에 관한 것으로써, 비동기 전송 모드의 공통버스를 통하여 채널별 해당 데이터를 인가 받는 버퍼 장치에 있어서, 상기 공통 버스에 연결되어 비동기 전송 모드의 데이터 셀을 인가 받는 공통 버퍼 메모리와, 상기 공통 버퍼 메모리로부터 채널별로 구분되어 해당되는 데이터 셀을 인가 받는 다수의 ATM 셀 프로세서 및 선로 정합부와, 상기 공통 버퍼 메모리에 저장된 비동기 전송 모드의 데이터 셀로부터 오버헤드의 내용을 읽고, 상기 데이터가 전송될 채널 번호를 확인한 후 암호화하며, 해당되는 상기의 프로세서 및 선로 정합부에 비동기 전송 모드 데이터 셀이 인가되도록 제어하는 제어부로 구성되는 것을 특징으로 하여, 하나의 버퍼 메모리만을 사용할 수 있는 효과가 있고, 또한, 비용 절감 효과와 더불어, 제품의 크기를 작게 하고, 소모되는 전력을 줄일 수 있는 공업적 이용 효과가 있다.</p> |
