| 主权项 |
1.一种N-通道金属氧化物半导体(NMOS)驱动电路,其包含:于基板上形成之加速闸极堆叠,并具有藉由低浓度N-型植入物形成之源极与汲极;及联结至该加速闸极堆叠之N-驱动器。2.根据申请专利范围第1项之NMOS驱动电路,其进一步包含邻近该闸极堆叠侧面形成之接点,以使该加速闸极堆叠联结至该N-驱动器。3.根据申请专利范围第1项之NMOS驱动电路,其中该加速闸极堆叠系邻近阵列形成,该低浓度N-型植入物为存储阵列植入物。4.根据申请专利范围第1项之NMOS驱动电路,其中该低浓度N-型植入物掺杂剂含量,系藉由增加接面击穿电压及降低其接触电阻,而改良该NMOS驱动电路之可靠性。5.根据申请专利范围第2项之NMOS驱动电路,其中该接点包括存储阵列位元线接点。6.根据申请专利范围第5项之NMOS驱动电路,其中该位元线接点系由多晶矽形成。7.根据申请专利范围第5项之NMOS驱动电路,其中该位元线接点系由N-型掺杂之多晶矽形成,且其中掺杂剂系经退火及推进至该基板中,以降低接触电阻。8.根据申请专利范围第5项之NMOS驱动电路,其中该位元线接点系邻近该加速闸极堆叠之第一个与第二个侧面形成。9.根据申请专利范围第1项之NMOS驱动电路,其中该加速闸极堆叠系形成加速元件,该加速元件具有之通道长度系大于最小通道长度,该最小通道长度系为可以石印术方式形成图样之表面特征尺寸。10.根据申请专利范围第1项之NMOS驱动电路,其进一步包含主要字元线驱动器,经联结至许多亚阵列驱动器,各该亚阵列驱动器系联结至相应加速闸极堆叠。11.根据申请专利范围第10项之NMOS驱动电路,其中该各加速闸极堆叠之加速节点,系连接至该亚阵列驱动器之相应闸极。12.根据申请专利范围第1项之NMOS驱动电路,其中从该低浓度N-型植入物之边缘至元件接面之N扩散区域之距离,系为最小基础规则,且其中从该低浓度N-型植入物之边缘至邻近拉上元件边缘之距离,亦为最小基础规则。13.根据申请专利范围第2项之NMOS驱动电路,其中该接点包括经掺杂之多晶矽接点,且其中该经掺杂之多晶矽接点及该源极与汲极,系自动对准该加速闸极堆叠。14.根据申请专利范围第1项之NMOS驱动电路,其中该接点包括经掺杂之多晶矽接点,且其中该经掺杂之多晶矽接点系形成与该加速闸极堆叠之自动对准接面。15.一种形成N-通道金属氧化物半导体(NMOS)驱动电路之方法,其包括:于基板上形成加速闸极堆叠,该加速闸极堆叠具有藉由低浓度N-型植入法形成之源极与汲极;及使N-驱动器联结至该加速闸极堆叠。16.根据申请专利范围第15项之方法,其进一步包括:形成邻近该加速闸极堆叠侧面之接点,以使该加速闸极堆叠联结至该N-驱动器。17.根据申请专利范围第16项之方法,其中该加速闸极堆叠系邻近存储阵列形成,该低浓度N-型植入法系为存储阵列植入法。18.根据申请专利范围第15项之方法,其中该低浓度N-型植入法,系藉由增加接面击穿电压及降低接触电阻,而改良该驱动电路之可靠性。19.根据申请专利范围第16项之方法,其中该接点包括存储阵列位元线接点。20.根据申请专利范围第19项之方法,其中该位元线接点系由多晶矽形成。21.根据申请专利范围第20项之方法,其中该位元线接点系由N-型掺杂之多晶矽形成,并使掺杂剂退火及推进至该基板中,以降低接触电阻。22.根据申请专利范围第15项之方法,其中接点系邻近该加速闸极堆叠之第一个与第二个侧面形成。23.根据申请专利范围第15项之方法,其中该加速闸极堆叠系形成加速元件,该加速元件具有之通道长度系大于最小通道长度,该最小通道长度系为可以石印术方式形成图样之表面特征尺寸。24.根据申请专利范围第15项之形成NMOS驱动电路之方法,其进一步包括:形成主要字元线驱动器,经联结至许多亚阵列驱动器,各该许多亚阵列驱动器系联结至相应加速闸极堆叠。25.根据申请专利范围第24项之方法,其中各该加速闸极堆叠之加速节点,系连接至该亚阵列驱动器之相应闸极。26.根据申请专利范围第25项之方法,其中从该低浓度N-型植入之边缘,至元件接面之N扩散区域之距离,系为最小基础规则,且其中从该低浓度N-型植入之边缘,至邻近拉上元件边缘之距离,亦为最小基础规则。27.根据申请专利范围第15项之方法,其中该接点包括经掺杂之多晶矽接点,且其中该掺杂之多晶矽接点及该源极与汲极系自动对准该加速闸极堆叠。28.根据申请专利范围第21项之方法,其中该经掺杂之多晶矽接点,系形成与该加速闸极堆叠之自动对准接面。29.一种形成N-通道金属氧化物半导体(NMOS)驱动电路之方法,其包括:于基板上形成加速闸极堆叠,邻近存储阵列;使用低浓度N-型植入法,以在该基板上形成对该加速闸极堆叠之源极与汲极;及使N-驱动器联结至该加速闸极堆叠。30.根据申请专利范围第29项之方法,其进一步包括:形成邻近该闸极堆叠之接点。31.一种制造N-通道金属氧化物半导体(NMOS)驱动电路之方法,其包括:于基板上形成浅沟隔离(STI)与闸极,该闸极系构成驱动电路加速元件之一部份;藉由低浓度N-型植入法,形成该加速元件之源极与汲极;沉积介电层,邻近该加速元件;使该介电层构图;在该介电层之经构图区域中形成接点;使该接点退火;及使该加速元件之加速节点连接至亚阵列元件之闸极。32.根据申请专利范围第31项之方法,其中该亚阵列元件系邻近且接点该加速元件。33.根据申请专利范围第31项之方法,其中该接点系以自动对准方式形成。34.根据申请专利范围第31项之方法,其中该加速元件具有之通道长度系大于当藉由设计规则测定时之最小通道长度。35.根据申请专利范围第32项之方法,其中该亚阵列元件具有之通道长度系大于当藉由设计规则测定时之最小通道长度。36.根据申请专利范围第31项之方法,其中该加速元件之节点系连接至该亚阵列元件之闸极。37.一种用以驱动局部字元线(WL)之N-通道金属氧化物半导体(NMOS)驱动电路之平面布置排列,其包括:于基板上形成闸极堆叠,并具有源极与汲极,该闸极堆叠系构成该驱动电路加速元件之一部份;及邻近该闸极堆叠侧面形成之接点,亚阵列系连接至该字元线,其中该源极与该汲极系包含低浓度N-型植入。38.一种N-通道金属氧化物半导体(NMOS)驱动电路,其包含:于基板上形成之闸极堆叠,并具有源极与汲极;及邻近该闸极堆叠之侧面形成之接点,其中该源极与该汲极系包含低浓度植入,藉以改良该驱动电路之可靠性。39.一种用以驱动局部字元线(WL)之N-通道金属氧化物半导体(NMOS)驱动电路,其包含:于基板上形成之闸极堆叠,并具有源极与汲极,该闸极堆叠系构成该驱动电路加速元件之一部份;及邻近该闸极堆叠侧面形成之接点,亚阵列系连接至该字元线,其中该源极与该汲极系包含低浓度N-型植入,以形成该驱动电路,供高电压应用,以避免接面击穿。40.一种N-通道金属氧化物半导体(NMOS)驱动电路,其包含:主要字元线驱动器;及许多亚阵列驱动器,经联结至该主要字元线驱动器,各该亚阵列驱动器系联结至相应加速闸极堆叠。41.一种形成N-通道金属氧化物半导体(NMOS)驱动电路之方法,其包括:形成主要字元线驱动器,经联结至许多亚阵列驱动器,各该许多亚阵列驱动器系联结至相应加速闸极堆叠。图式简单说明:第一图A为根据本发明NMOS驱动电路之平面布置图;第一图B为习用NMOS驱动电路之示意图;第二图A-第二图D系说明制造根据本发明NMOS驱动电路之方法;第二图E系说明在第二图A-第二图D所示方法中形成之NMOS驱动电路之顶部视图;第三图为平面布置,说明具有根据本发明局部NMOS驱动器之存储亚阵列;第四图系说明在字元线驱动器边缘之详细平面布置,及第五图系显示习用CMOS字元线驱动器与根据本发明NMOS驱动器之模拟波形。 |
