| 主权项 |
1.一种记忆胞配置,其特征为: -具有至少一磁阻元件,其具有一种在层平面中是 环形之横切面及一些层元件,这些层元件垂直于层 平面而上下配置成堆叠状, -具有至少一条第一导线及至少一条第二导线, -第一导线是与第二导线相交且磁阻元件配置在第 一导线和第二导线之间的相交区中, -在此相交区中第一导线和第二导线相对于层平面 而配置在磁阻元件之不同侧, -第一导线及/或第二导线具有至少一种第一导线 成份(其中主要是流有一种平行于层平面之电流成 份)及一种第二导线成份(其中主要是流有一种垂 直于层平面之电流成份)。2.如申请专利范围第1项 之记忆胞配置,其中 -第一导线及/或第二导线之第一导线成份分别平 行于层平面而延伸, -第一导线及/或第二导线之第二导线成份分别在 第一导线和第二导线之间的相交区中与一平行于 层平面之平面相交。3.如申请专利范围第1或第2项 之记忆胞配置,其中第二导线成份基本上是垂直于 层平面而延伸。4.如申请专利范围第1或2项之记忆 胞配置,其中第一导线和第二导线分别具有至少一 个第一导线成份及一个第二导线成份,其中第一导 线成份主要是流有一种平行于层平面之电流成份, 第二导线成份主要是流有一种垂直于层平面之电 流成份。5.如申请专利范围第1项之记忆胞配置,其 中磁阻元件连接在第一导线和第二导线之间。6. 如申请专利范围第1或第5项之记忆胞配置,其中磁 阻元件具有至少一个第二铁磁层元件,一个非磁性 层元件及一个第二铁磁层元件,其中此非磁性层元 件是配置在第一铁磁层元件及第二铁磁层元件之 间。7.如申请专利范围第6项之记忆胞配置,其中 -第一铁磁层元件及第二铁磁层元件含有Fe,Ni,Co,Cr, Mn,Bi,Gd,及/或Dy, -第一铁磁层元件及第二铁磁层元件在垂直于层平 面之方向中之厚度是介于2nm和20nm之间, -非磁性层元件含有A12O3,NiO,HfO2,TiO2,NbO,SiO2-,Cu,Au,Ag 及/或A1且垂直于层平面之方向中所具有之厚度是 介于1nm和5nm之间, -第一铁磁层元件,第二铁磁层元件及非磁性层元 件在平行于层平面之方向中所具有之尺寸是介于 50和1000nm之间。8.如申请专利范围第1或第5项之记 忆胞配置,其中 -设置许多相同型式之磁阻元件,其是以矩阵形式 配置着, -设置许多相同型式之第一导线和相同型式之第二 导线, -第一导线和第二导线相交, -在第一导线和第二导线之间的相交区中配置一个 磁阻元件, -第一导线及/或第二导线分别交替地具有第一导 线成份(其中主要是流有一种平行于层平面之电流 成份)及第二导线成份(其中主要是流有一种垂直 于层平面之电流成份)。9.如申请专利范围第8项之 记忆胞配置,其中 -须配置第一导线及/或第二导线之第一导线成份 和第二导线成份,使相关之导线在平行于层平面之 平面中具有条形之横切面。10.如申请专利范围第8 项之记忆胞配置,其中 -磁阻元件配置在各列和各行中,列之方向和行之 方向构成上述之层平面, -第一导线之第一导线成份在层平面上之投影是配 置在一列之相邻之磁阻元件之间,其中此投影相对 于相邻之磁阻元件之间的连接而言是在侧向偏移 地配置着, -第二导线之第一导线成份在层平面上之投影是配 置在一行之相邻之磁阻元件之间,其中此投影相对 于相邻之磁阻元件之间的连接线而言是在侧向偏 移地配置着, -沿着导线之一而相邻之第一导线成份在层平面上 投影相对于这些朝向相反侧之各别之连接线而言 是偏移地配置着。11.一种记忆胞配置之制造方法, 其中 -在基板之主面上产生第一导线, -藉由第一铁磁层,非磁性层及第二铁磁层之沈积 及结构化而形成磁阻元件,其在层平面中具有环形 之横切面, -产生第二导线,其须与第一导线相交,使磁阻元件 配置在此相交区中 -须产生第一及/或第二导线,使其具有至少一种第 一导线成份(其中主要流有一种平行于层平面之电 流成份)及一种第二导线成份(其中主要流有一种 垂直于层平面之电流成份)。12.如申请专利范围第 11项之方法,其中为了使第一铁磁层,非磁性层以及 第二铁磁层结构化,须使用一种间隔层形式之遮罩 。13.如申请专利范围第11或12项之方法,其中 -为了形成第一导线,须沈积第一导电层且进行结 构化,由第一导电层来形成第一导线之下部区且在 此记忆胞配置之周边中形成第一金属化平面, -沈积一种第二导电层且进行结构化,由第二导电 层来形成第一导线之上部区且在周边中形成第一 接触区, -为了形成第二导线,须沈积第三导电层且进行结 构化,由第三导电层来形成第二导线之下部区且在 周边中形成第二金属化平面, -沈积第四导电层且进行结构化,由第四导电层来 形成第二导线之上部区且在周边中形成第二接触 区。14.如申请专利范围第13项之方法,其中 -在沈积第一导电层之前须沈积第一隔离层且藉助 于微影术步骤而被结构化,使该隔离层在随后即将 制成之第一金属化平面区域中及第一导线之下部 区域中被去除, -第一导电层是藉由整平用之蚀刻方法而被结构化 , -在沈积第二导电层之前须沈积第二隔离层且藉助 于微影术步骤而使第二隔离层被结构化,使第二隔 离层在随后即将制成之第一接触区中以及第一导 线之上部区中被去除, -第二导电层藉由整平用之蚀刻方法而被结构化, -在沈积第三导电层之前沈积第三隔离层且藉助于 微影术步骤而使第三隔离层被结构化,使第三隔离 层在随后即将制成之第二金属化平面之区域中及 第二导线之下部区域中被去除, -第三导电层藉由整平用之蚀刻方法而被结构化, -在沈积第四导电层之前沈积第四隔离层且藉助于 微影术步骤而使第四隔离层被结构化,使第四隔离 层在随后即将制成之第二接触区中及第二导线之 上部区中被去除, -第二导电层藉由整平用之蚀刻方法而被结构化。 15.如申请专利范围第13项之方法,其中在周边中制 成第二导线且沈积第五导电层及对第五导电层进 行结构化之后形成第三金属化平面。16.如申请专 利范围第14项之方法,其中在周边中制成第二导线 且沈积第五导电层及对第五导电层进行结构化之 后形成第三金属化平面。图式简单说明: 第一图具有环形磁阻元件,第一导线和第二导线之 记忆胞配置之切面图,这些导线分别具有第一导线 成份(其平行于层平面而延伸)及第二导线成份(其 垂直于层平面而延伸)。 第二图是第一图中以II-II来表示之切面。 第三图具有环形磁阻元件,第一导线和第二导线之 记忆胞配置之俯视图,其在层平面上之投影是一种 条形带之形式。 第四图具有环形磁阻元件,其在层平面上之投影是 波形之多角形延伸带。 第五图是第四图中以V-V来表示之由磁阻元件及所 属之第一导线及所属之第二导线之相邻区域所形 成之切面。 第六图基板之切面图,其具有第一SiO2层,第一Si3N4 及第二SiO2层。 第七图在形成晶胞阵列之第一导线之下部区段及 周边之第一金属化平面之后此基板之切面。 第八图在第二SiN4层及第三SiO2层沈积及结构化之 后的基板。 第九图在晶胞阵列中形成周边之第一拉触区及第 一导线之上部区段之后的基板。 第十图在第一导电性位障层,第一铁磁层,非磁性 层,第二铁磁层及第二导电性位障层沈积之后的基 板。 第十一图使用自我对准之以间隔层之形成为基准 之方法(其是依据第二十图至第二十图)藉由先前 已沈积之各层之结构化来形成磁阻元件之后的基 板。 第十二图在形成一种整平用之隔离层之后的基板 。 第十三图在第三Si3N4层及第四SiO2层被沈积及结构 化之后的基板。 第十四图在第四SiO2层及整平用之隔离层结构化之 后的基板。 第十五图在形成晶胞阵列中第二导线之下部区段 及形成周边中第二金属化平面之后的基板。 第十六图在第四Si3N4层及第五SiO2层被沈积及结构 化之后的基板。 第十七图形成周边之第二接触区及在晶胞阵列中 形成第二导线之上部区段之后的基板。 第十八图在沈积第五Si3N4层及第六SiO2层且进行结 构化之后的基板。 第十九图在形成第三金属化平面之后的基板。 第二十图在沈积一种共形之层之后,在沈积一种辅 助层且结构化之后以及在沈积第一铁磁层,非磁性 层以及第二铁磁层之后具有第一导线上部区段之 基板之切面图。 第二十一图在上述共形之层非等向性蚀刻之后此 基板之切面图,因此可形成一种间隔层形式之遮罩 。 第二十二图在去除已结构化之辅助层且藉由第一 铁磁层,非磁性层以及第二铁磁层之结构化以形成 此磁阻元件之后的基板。 第二十三图具有环形层元件之磁阻元件。 |
