| 摘要 |
<p>반도체 디바이스(4)는 반도체 칩(40)과 유전막층(5) 및 인쇄회로기판(6)을 포함한다. 반도체 칩(40)은 상부에 복수의 접착 패드(41)가 제공된 패드 장착면(42)을 갖는다. 유전막층(5)은 서로 대향하는 제1 및 제2 접착면(50, 51)을 갖는다. 제1 접착면(50)은 제1 반도체칩(40)의 패드장착면(42)에 접착된다. 유전막층(5)에는 접착패드(41)와 일치하는 위치에 홀(52)이 형성되어 있어, 상기 접착 패드(41)를 노출시킨다. 각 홀(52)은 벽(53)에 의해 한정되며, 이 벽(53)은 접착패드(41)중 일치된 패드와 함께 접촉수납공간을 형성한다. 도전접촉부(54, 54', 54')가 각각 접촉수납공간에 놓인다. 인쇄회로기판(6)은 유전막층(5)의 제2접착면(51)상에 접착되는 회로 레이아웃면(61)을 갖는다. 회로 레이아웃면(61)에는 도전접촉부(54, 54', 54')에 접착되는 회로선(circuit trace)(61)이 제공되어있어, 상기 접착패드(41)와 전기적인 접속을 설정해준다. 이와같은 반도체 디바이스(4)를 제조하는 방법 또한 기술되어 있다.</p> |
