| 摘要 |
<p>본 발명은 완전 씨모스 에스램 셀에 관한 것으로, 반도체기판에 형성된 제1 및 제2 활성영역과, 제2 활성영역의 제1 및 제2 영역을 가로지르는 하나의 워드라인(single wordline)과, 하나의 워드라인과 수직한 방향으로 배치되어 서로 평행하고, 각각이 제1 및 제2 활성영역을 가로지르는 제1 및 제2 게이트 전극과, 제1 게이트 전극 및 제2 게이트 전극 사이의 제1 활성영역으로 이루어진 제1 공통 소오스 영역과 전기적으로 연결되고, 하나의 워드라인과 평행하게 배치된 전원선과, 제1 게이트 전극 및 제2 게이트 전극 사이의 제2 활성영역으로 이루어진 제2 공통 소오스 영역과 전기적으로 연결되고, 하나의 워드라인과 평행하게 배치된 접지선과, 하나의 워드라인과 수직한 방향으로 배치되어 서로 평행한 제1 및 제2 비트라인을 포함한다.</p> |
