| 摘要 |
<p>본 발명은 후속으로 CMP 공정을 요하는 얼라인먼트 키의 제작시, CMP 공정으로 얼라인먼트 키의 파손을 방지할 수 있는 반도체 소자의 얼라인먼트 키 형성방법을 개시한다. 개시된 본 발명은, 반도체 기판의 스크라이브 라인에 필드 산화막 얼라인먼트키를 형성하는 방법으로서, 반도체 기판의 스크라이브 라인에 수개의 트랜치를 형성하는 단계; 상기 트랜치내에 산화막을 매립하는 단계; 상기 반도체 기판의 스크라이브 라인내에 트랜치들이 노출될 수 있도록 레지스트 패턴을 형성하는 단계; 상기 레지스트 패턴 및 트랜치내의 산화막을 마스크로 하여, 상기 반도체 기판을, 상기 트랜치의 깊이보다 더 깊게 식각하는 단계; 및 상기 레지스트 패턴 및 상기 산화막을 제거하는 단계를 포함하는 것을 특징으로 한다.</p> |
