| 摘要 |
<p>본 발명은 각각 2개씩의 풀다운 트랜지스터와 풀업 트랜지스터를 구비하는 스태틱 램(Static RAM)의 제조방법에 관한 것으로서 제 1 도전형의 반도체기판 상의 소정 부분에 제 1 게이트절연층을 개재시켜 도전층을 형성하고 도전층의 측면에 제 1 측벽을 형성한 후 상기 반도체기판에 제 2 도전형의 제 1 및 제 2 드레인영역을 형성하는 공정과, 상기 반도체기판 상에 상기 도전층의 소정 부분이 노출되도록 제 1 층간절연층을 형성하고 상기 제 1 층간절연층의 측면에 상기 도전층의 중앙 부분이 노출되도록 제 2 측벽을 형성한 후 상기 도전층의 노출된 부분을 식각하여 제 1 및 제 2 게이트를 형성하는 공정과, 상기 반도체기판의 상기 제 1 및 제 2 게이트 사이에 제 2 도전형의 공통소오스영역을 형성하고 상기 제 1 및 제 2 게이트가 노출되도록 상기 제 1 절연층 및 제 2 측벽을 연마하는 공정과, 상기 제 1 및 제 2 게이트의 노출 표면에 제 2 게이트절연층을 형성하고 상기 제 1 절연층을 패터닝하여 상기 제 1 및 제 2 드레인영역을 노출시키는 제 1 접촉홀을 형성하는 공정과, 상기 제 1 접촉홀 내에 상기 제 1 및 제 2 드레인영역과 접촉되게 제 1 및 제 2 플러그을 형성하면서 상기 제 1 및 제 2 게이트 사이의 상기 제 2 게이트절연층 상에 공통소오스영역을 형성하는 공정과, 상기 제 1 절연층 상에 상기 제 1 및 제 2 플러그와 공통소오스영역과 접촉되게 채널층을 형성하는 공정과, 상기 제 1 절연층 상에 상기 채널층을 덮는 제 2 절연층을 형성하고 상기 제 2 절연층 및 채널층을 패터닝하여 상기 제 1 플러그를 노출시키는 제 2 접촉홀을 형성하는 공정과, 상기 제2 접촉홀 내에 상기 제 1 플러그 및 채널층과 접촉되게 제 2 플러그를 형성하는 공정과, 상기 제 2 절연층 상에 상기 제 2 플러그와 접촉되게 제 1 및 제 2 배선을 형성하되 상기 제 1 배선은 상기 제 2 게이트와 연결되고 상기 제 2 배선은 상기 제 1 게이트와 각각 연결되게 형성되는 공정을 구비한다.</p> |
