发明名称 | 芯片式电子元件的端子电极形成方法及其所用设备 | ||
摘要 | 本发明提供了一种电极形成方法,包括以下步骤:在一个平的排列底座上排列芯片式电子元件,从而将这些元件定位和校准;使涂覆有粘合剂的薄膜和平行于平的排列底座的一个粘合顶板一起以相对方式下降,从而将已定位和校准的芯片式电子元件的端部粘附到粘合剂上;然后使粘附了芯片式电子元件的第一薄膜和一个涂覆顶板一起以相对方式下降,涂覆顶板平行于一个平的涂覆底座,涂覆底座上设有恒定厚度的导电膏层,从而将芯片式电子元件的其它端部压到平的涂覆底座上并且给电子元件的端部涂覆了导电膏。 | ||
申请公布号 | CN1318865A | 申请公布日期 | 2001.10.24 |
申请号 | CN01119281.X | 申请日期 | 2001.03.31 |
申请人 | TDK株式会社 | 发明人 | 小野寺晃;栗本哲 |
分类号 | H01L21/60;H01L21/28 | 主分类号 | H01L21/60 |
代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 梁永 |
主权项 | 1.一种芯片式电子元件的端子电极形成方法,包括:排列步骤,用于在一个平的排列底座上排列芯片式电子元件,从而将所述芯片式电子元件定位和校准;粘合步骤,用于使涂覆有粘合剂的第一薄膜和一个平行于所述平的排列底座的粘合顶板一起以相对方式下降,从而将已定位和校准的芯片式电子元件的端部粘附到粘合剂上;和涂覆步骤,用于使粘附了芯片式电子元件的所述第一薄膜和一个涂覆顶板一起以相对方式下降,涂覆顶板平行于一个平的涂覆底座,涂覆底座上设有恒定厚度的导电膏层,从而将芯片式电子元件的其它端部压到所述平的涂覆底座上。 | ||
地址 | 日本东京都 |