可抑制电路规模能进行高速纠错的纠错装置和解码装置

摘要

数据缓冲存储器(14)接收并暂时存储含有可进行第一方向和第二方向的纠错的复合码的数据。异或逻辑和运算电路(9)使用由第一方向的纠错检出的差错量并使用存储元件(11)中存储的数据算出第一检错结果。PI方向检错电路(3)对应于第一检错结果进行第一方向的纠错后的检错,PO方向部分检错电路(8)和PO方向总计检错电路(6)使用第二方向的纠错时检出的差错量算出第二检错结果。通过第一和第二检错结果,异或逻辑和运算电路(5)产生最终的检错结果。

主权项

1．一种纠错装置，配备有对含有纠错码的被纠正数据进行纠错处理的纠错运算器，所述纠错码具有可进行数据块的第一方向和第二方向的纠错的复合码，所述纠错运算器含有纠正所述复合码的第一方向的第一纠错器(10)和纠正所述第二方向的第二纠错器(12)；可存储所述被纠正数据的第一存储元件(11)；为确认所述纠错运算器的纠正不是误纠正而利用检错码进行检错的检错器；所述检错码是对所述数据块的第一方向的数据连续地设置的检错码，所述检错器含有使用所述第一方向的纠错检出的差错量和存储在所述第一存储元件中的数据计算出第一检错结果的第一逻辑运算器(9)、对应于所述第一误差检出结果进行第一方向的纠错后的检错的第一方向检错器(3)和通过使用所述第二方向的纠错时检出的差错量计算出第二检错结果进行所述第一和所述第二检错结果的逻辑运算，进行所述第二方向的纠错后的检错的第二方向检错器(2,5,6,7,8)。