发明名称 Gate having voltage divider shunting series emitter-collector paths and individual base-bias level setting means equalizing transistor leakage currents
摘要
申请公布号 US3156831(A) 申请公布日期 1964.11.10
申请号 US19620181997 申请日期 1962.03.23
申请人 ALLIS-CHALMERS MANUFACTURING COMPANY 发明人 BAUDE JOHN
分类号 H03K17/10 主分类号 H03K17/10
代理机构 代理人
主权项
地址