| 摘要 |
<p>반도체 메모리 장치가 이중 워드라인 방식 및 부전위 워드라인 방식을 채용하여 게이트와 소오스 사이 및 게이트와 드레인 사이에 인가된 최대전압이 낮아지며 음의 전원의 소비전류가 저감된다. 이 반도체 메모리 장치는 메인 워드라인을 따라서 배치된 서브 워드라인 구동회로가 서브 워드라인을 양의 전위에 있도록 제어하는 트랜지스터와 서브 워드라인 사이에 배치되며 항상 ON 상태에 있도록 제어되는 트랜지스터를 구비하며, 서브 워드라인을 부전위에 있도록 제어하는 2 개의 트랜지스터의 문턱전압은 서브 워드라인이 선택된 경우 이들의 게이트가 접지전위에 있는 경우에도 이들이 OFF 상태에 있도록 설정되며, 서브 워드라인이 선택되지 않은 경우 상기 소정의 양의 전압보다 더 낮은 양의 전압이 이들의 게이트에 인가된다.</p> |
