Latency determination circuit capable of adjusting latency number according to clock frequency and method of determining of latency thereof

摘要

클럭 주파수에 따라 레이턴시 조절이 가능한 레이턴시 결정 회로 및 레이턴시 결정 방법이 개시된다. 본 발명은 일정한 수의 클럭 사이클 후에 메모리 셀 데이터를 출력하도록 레이턴시를 결정하는 레이턴시 결정 회로를 가지는 동기식 반도체 메모리 장치에 있어서, 레이턴시 결정 회로는 클럭 신호에 동기되어 레이턴시 결정을 시작하는 레이턴시 결정 시작 신호의 활성화에 응답하여 내부 시작 신호를 발생하는 레이턴시 결정 지시 입력부와, 레이턴시 결정 시작 신호에 응답하여 클럭 신호의 에지마다 소정의 레이턴시 결정 구간 신호들을 발생하는 레이턴시 결정 구간 신호 발생 회로와, 내부 시작 신호를 소정 시간 지연시켜 레이턴시를 조절하도록 지연신호를 발생하는 지연부와, 지연신호의 활성화시점에서 레이턴시 걀정 시작 신호 및 레이턴시 결정 구간 신호들에 응답하여 레이턴스 수를 결정하는 레이턴시 선택 회로를 구비한다. 따라서, 본 발명의 레이턴시 결정 회로는 레이턴시 결정을 지시하는 시작 신호로부터 지연시간을 조절하여 클럭 주파수에 따라 레이턴시를 조절할 수 있다.