| 摘要 |
<p>본 발명은 반도체 메모리에 관한 것으로, 종래 반도체 메모리는 셀영역과 주변회로영역에 위치하는 피웰에 서로다른 값의 전압을 인가하기 위해 두 피웰영역의 사이에 딥엔웰을 형성하여 반도체 메모리의 집적도가 저하됨과 아울러 셀영역 피웰에 -1V의 저전압을 인가하여 커패시터와의 전압차가 커져, 전계가 강해짐으로써, 커패시터 노드에서의 누설전류가 발생하는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판의 각영역에 복수의 피웰 및 엔웰을 위치시키고, 그 복수의 피웰중 선택된 피웰 상에 위치하며 셀트랜지스터와 커패시터를 포함하는 메모리셀과; 상기 메모리셀이 위치하지 않은 나머지 피웰상에 위치하는 주변회로중 엔모스 트랜지스터와; 상기 엔웰 상에 위치하는 주변회로중 피모스 트랜지스터를 포함하는 반도체 메모리에 있어서, 상기 복수의 피웰 전체에는 접지전압을 인가함과 아울러 상기 셀트랜지스터의 오프시 게이트전압을 -1V로 하여, 그 셀트랜지스터의 오프시 채널영역이 축적모드에 있도록 하여, 채널영역의 상부표면에서 발생하는 누설전류의 발생을 방지하고, 커패시터의 하부전극과 기판전압의 전압차를 줄여 그 커패시터의 노드에서 발생하는 누설전류의 양을 감소시켜 메모리셀의 리프레시 특성을 향상시키는 효과가 있다.</p> |
