| 发明名称 |
Gate addressing system for logic simulation machine |
| 摘要 |
|
| 申请公布号 |
EP0440553(B1) |
申请公布日期 |
2001.10.17 |
| 申请号 |
EP19910400213 |
申请日期 |
1991.01.29 |
| 申请人 |
FUJITSU LIMITED |
发明人 |
SHOJI, MINORU;HIROSE, FUMIYASU |
| 分类号 |
G06F17/50;(IPC1-7):G06F17/50 |
主分类号 |
G06F17/50 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
