| 摘要 |
<p>본 발명은 반도체소자의 제조방법에 관한 것으로, 종래에는 반도체소자가 고집적화됨에 따라 소스/드레인 및 배선 영역이 줄어들게 되어 저항값이 증가함으로써, 고속동작이 요구되는 로직회로 소자의 지연발생 요인이 되며, 또한 메모리의 셀영역 형성을 위한 자기정렬되는 콘택 공정에 대한 배려가 이루어지지 않아 반도체 메모리와의 연계가 어려운 문제점이 있었다. 따라서, 본 발명은 반도체기판의 상부에 게이트산화막과 폴리실리콘이 적층되는 게이트를 패터닝하고, 상부전면에 제1절연막을 형성한 다음 불순물이온 주입을 순차적으로 실시하여 엔모스 및 피모스 트랜지스터의 저농도영역을 형성하는 공정과; 상기 결과물의 상부전면에 제2절연막을 증착하고, 상기 게이트의 폴리실리콘이 노출되도록 선택적으로 제2절연막과 제1절연막을 식각한 다음 노출된 폴리실리콘을 일정한 두께로 식각하는 공정과; 자기정렬되는 실리사이드 공정을 통해 노출된 폴리실리콘의 상부에만 선택적으로 제1실리사이드층을 형성하는 공정과; 상기 결과물의 상부전면에 반도체 메모리 셀영역의 자기정렬되는 콘택 형성에 적용되는 질화막을 형성한 다음 상기 제2절연막이 노출될때까지 평탄화하고, 노출된 제2절연막을 제거하여 게이트의 캡절연막을 형성하는 공정과; 상기 결과물의 상부전면에 제3절연막을 증착하고, 선택적으로 식각하여 게이트측벽을 형성한 다음 불순물이온 주입을 순차적으로 실시하여 엔모스 및 피모스 트랜지스터의 소스/드레인을 형성하는 공정과; 자기정렬되는 실리사이드 공정을 통해 노출된 소스/드레인 상부에만 선택적으로 제2실리사이드층을 형성하는 공정으로 이루어지는반도체소자의 제조방법을 제공함으로써, 반도체 메모리의 셀영역 형성을 위한 자기정렬되는 콘택 공정에 대한 배려가 이루어져 반도체 메모리에 연계하여 고속동작이 요구되는 로직회로 소자를 제조할 수 있으며, 게이트전극 및 소스/드레인 상에 별도의 정렬마진이 요구되지 않는 자기정렬되는 실리사이드층을 형성함에 따라 미세화되는 반도체 메모리에서 저항값을 최소화하여 고속동작이 요구되는 로직회로 소자의 동작특성을 향상시킬 수 있는 효과가 있다.</p> |
