| 主权项 |
1.一种线路之接触结构的制造方法,包含下列步骤:形成一线路,其由包含以铝为基础的材料之金属层制造而成;沉积一覆盖该线路的绝缘层;图样化该绝缘层以形成曝露该线路的一接触洞口;以及形成由氧化铟锡制造的导电层且其电连接该线路。2.如申请专利范围第1项之方法,其中该绝缘层氮化矽制造。3.如申请专利范围第1项之方法,其中在280到400℃的范围内沉积该绝缘层。4.如申请专利范围第3项之方法,其中在5到40分钟的范围内沉积该绝缘层。5.如申请专利范围第1项之方法,其中该通道部位的方形区域大于0.5mm15m且小于2mm60m。6.如申请专利范围第1项之方法,其中以铝为基础的材料之金属的接触电阻,及接触洞口的IZO的接触电阻小于线路之线路电阻的10%。7.如申请专利范围第6项之方法,其中该接触电阻小于0.15平方公分。8.一种线路之接触结构,包含:一包含湿蚀刻之金属层的线路;一覆盖该线路且具有蚀刻该线路部份之接触洞口的绝缘层;以及在绝缘层上之氧化铟锡制造且经接触洞口连接线路的导电层。9.如申请专利范围第8项之接触结构,其中该接触洞口的方形大于0.5mm15m,且小于2mm60m。10.如申请专利范围第8项之接触结构,其中该绝缘层由氮化矽制造。11.如申请专利范围第8项之接触结构,其中铝为基础的材料之金属的接触电阻,及接触洞口的IZO的接触电阻小于线路之线路电阻的10%。12.如申请专利范围第11项之接触结构,其中该接触电阻小于0.15平方公分。13.一种制造薄膜电晶体阵列面板的方法包含下列步骤:由沉积以铝为基础的材料之一金属层及溅镀该金属层而形成包含闸极垫片的闸极线;形成一数据线路;形成一半导体层;形成一覆盖闸极线之闸极绝缘层;由图样化该闸极绝缘层而形成曝露该闸极垫片的接触洞口;以及由沉积且图样化该氧化铟锡,而形成由氧化铟锡制造且电连接线路的导电层。14.如申请专利范围第13项之方法,其中该由氮化矽制造该闸极绝缘层。15.如申请专利范围第14项之方法,其中在280到400℃的范围内沉积该绝缘层。16.如申请专利范围第13项之方法,其中由溅镀包含In2O3及ZnO的标地物形成该氧化铟锡。17.如申请专利范围第16项之方法,其中该ZnO约含量率在15到20原子%范围内。18.如申请专利范围第13项之方法,其中尚包含下列步骤:当形成导电层时,形成连接数据线路的像素电极。19.一种制造用于液晶显示器的薄膜电晶体之方法,包含下列步骤:形成一闸极线,其包含一闸极线,一连接闸极线的闸极电极,及连接该闸极线的闸极垫片,且在一绝缘层上由包含以铝为基础的材料之金属层制造该闸极线;沉积一闸极绝缘层;形成一半导体层;由沉积及图样化一导电层形成一数据线路,包含与闸极线交叉的数据线,一连接数据线且与闸极电极相邻的源极电极,及一与对应闸极电极之源极电极反向的汲极电极;沉积一保护图样;沿闸极绝缘层图样化保护层以形成曝露闸极垫片的接触洞口;以及由沉积及图样化IZO经接触洞口而形成连接闸极垫片的冗余闸极垫片。20.如申请专利范围第19项之方法,其中尚包含下列步骤:当形成冗余闸极垫片时,形成连接该汲极电极的像素电极。21.如申请专利范围第19项之方法,其中该数据线路尚包含连接数据线的数据垫片,及当形成冗余闸极垫片时连接至该数据垫片之冗余数据垫片。22.如申请专利范围第19项之方法,其中该绝缘层及保护图样沉积的温度范围在280到400℃之间。23.如申请专利范围第19项之方法,其中该绝缘层及保护图样由氮化矽制造而成。24.如申请专利范围第19项之方法,其中由溅镀包含In2O3及ZnO的标的物而形成IZO。25.如申请专利范围第24项之方法,其中该ZnO约含量为15到20原子%。26.如申请专利范围第19项之方法,其中使用依据位置而具有不同厚度的光阻图样经光微影程序形成数据线路及半导体层。27.如申请专利范围第26项之方法,其中该光阻图样具有一为第一厚度的第一部位,及比第一厚度还厚之第二厚度的第二部位,及具有小于第一厚度之金属厚度的第三部位。28.如申请专利范围第27项之方法,其中用于形成该光阻图样的光罩包含一第一,一第二及一第三部位,且第三部位的穿透率高于第一及第二部位,而第一部位的穿透率高于第二部位。29.如申请专利范围第28项之方法,其中及光阻图样的第一及第二部位分别对齐源极电极,汲极电极及数据线路之间之一部位。30.如申请专利范围第29项之方法,其中该光罩的第一部位包含一部份透明层或一图样,小于该曝露步骤中使用之曝露的解析度,以调整第一部位的穿透率。31.如申请专利范围第30项之方法,其中该第一部位的厚度小于第二部位厚度之半。32.如申请专利范围第31项之方法,其中尚包含下列步骤:在数据线路及半导体层之间沉积一欧姆接触层。33.如申请专利范围第32项之方法,其中在相同的光微影程序中形成该数据线路,欧姆接触层及半导体层。34.一种薄膜电晶体阵列面板包含:一包含闸极垫片的闸极线,且由在一绝缘基体上以铝为基础的材料的金属制造而成;一覆盖该闸极线的闸极绝缘层;一在闸极绝缘层上形成的半导体层;一数据线路,包含数据线,连接数据线且相邻该闸极电极的源极电极,及与对应该的极电极之源极电极反向的一汲极电极,且由闸极绝缘层上的导电材料制造而成;一覆盖数据线路的保护图样;以及经闸极绝缘层之接触洞口及保护图样而连接该闸极垫片的冗余闸极垫片,且由氧化铟锡制造而成。35.如申请专利范围第34项之薄膜电晶体阵列面板,其中尚包含连接汲极电极的像素电极,且氧化铟锡制造且具有与冗余闸极垫片相同的一层。36.如申请专利范围第34项之薄膜电晶体阵列面板,其中该数据线路尚包含连接数据线的数据垫片,且尚包含连接汲极电极的冗余数据垫片,且由氧化铟锡制造,及与冗余闸极垫片相同的一层。37.如申请专利范围第34项之薄膜电晶体阵列面板,其中该闸极绝缘层及该保护图样为氮化矽。38.如申请专利范围第34项之薄膜电晶体阵列面板,其中在该保护图样上形成该冗余闸极垫片。39.如申请专利范围第34项之薄膜电晶体阵列面板,其中以铝为基础的材料之金属的接触电阻,及接触洞口的IZO的接触电阻小于线路之线路电阻的10%。40.如申请专利范围第39项之薄膜电晶体阵列面板,其中该接触电阻小于0.15平方公分。41.如申请专利范围第34项之薄膜电晶体阵列面板,其中该通道部位的方形区域大于0.5mm15-m且小于2mm60m。图式简单说明:第一图为本发明第一实施例之用于液晶显示器的薄膜电晶体阵列面板之布局图。第二图为沿第一图之线II-II'所视之截面图。第三图A,第四图A,第五图A及第六图A为在制造方法之中间制造步骤中,本发明第一实施例之薄膜电晶体阵列面板的布局图。第三图B为沿第三图A之线IIIB-IIIB'之截面图。第四图B为在第三图B所示之接续步骤中沿第四图A之线IVB-IVB'所视的截面图。第五图B为在第四图B所示之接续步骤中沿第五图A之线VB-VB'所视之截面图。第六图B为在第五图B之步骤后的接续步骤中沿第六图A之线VIB-VIB'所视之截面图。第七图示依据本发明第二实施例之用于液晶显示器之薄膜电晶体阵列面板的布局图。第八图及第九图分别示沿第七图之线VIII-VIII'及IX-IX'所视的截面图。第十图A为在制造方法之第一制造步骤中本发明第二实施例之薄膜电晶体阵列面板的截面图。第十图B及第十图C为沿第十图A之线XB-XB'及XC-XC'所视之截面图。第十一图A及第十一图B为沿第十图A之线XB-XB'及XC-XC'所视之第十图B及第十图C步骤后之步骤的截面图。第十二图A为在第十一图A及第十一图B之步骤后的步骤中薄膜电晶体阵列面板的布局图。第十二图B及第十二图C分别表示沿第十二图A之缘XIIB-XIIB'及XIIC-XIIC'所视的截面图。第十三图A,第十四图A及第十五图A为沿第十二图A之线XIIB-XIIB'所视之第十二图B后之步骤中所视的截面图。第十三图B,第十四图B及第十五图B为沿第十二图A之缘XIIC-XIIC'所视之第十二图C后之步骤中的截面图。第十六图A及第十六图B示在第十五图A及第十五图B之后的步骤中的薄膜电晶体阵列面板的布局图。第十七图A为在第十六图A,第十六图B之后的制造步骤中薄膜电晶体阵列面板的布局图。第十七图B及第十七图C分别表示沿第十七图A之线XVIIB-XVIIB'及XVIIC-XVIIC'所视之截面图。 |
