| 主权项 |
1.一种形成积体电路中之电阻器的方法,该方法至少包括:提供一半导体结构,该半导体结构具有一底材、一隔离元件在该底材中及一第一绝缘属于该底材上;在该第一绝缘层上沉积一第二绝缘层;在该第二绝缘层上进行图案移转,移转一电阻器的图案至该第二绝缘层上;在该第二绝缘层上进行蚀刻,曝露出定义该电阻器处的该第一绝缘层;在该第一绝缘层及该第二绝缘层上共形沉积一第一多晶矽层;从该第二绝缘层最顶端表面平坦化该第一多晶矽层;及移除在该底材上之该第二绝缘层以形成该电阻器。2.如申请专利范围第1项之方法更包括:对该第一多晶矽属及该第二绝缘层进行离子植入;在该第一多晶矽层及该第二绝缘层上以预回火的步骤形成一第一介电薄层;对该半导体结构进行回火;及移除该第一介电薄层。3.如申请专利范围第1项之方法,其中上述之半导体结构更包括一具第一导电性的一第一井及一具第二导电性的一第二井,该第一井及该第二井位于该底材中,该第一导电性与该第二导电性相反。4.如申请专利范围第1项之方法,其中上述之第二绝缘层以化学气相沉积的方法形成。5.如申请专利范围第1项之方法,其中上述之平坦化是以化学机械研磨的方法(chemical-mechanicalpolishing)。6.一种形成混合讯号积体电路中之高电阻电阻器的方法,该方法至少包括:提供一半导体结构,该半导体结构具有一底材、一隔离元件在该底材中及一第一绝缘层于该底材上;在该第一绝缘层上沉积一第二绝缘层;在该第二绝缘层上进行图案移转,移转一电阻器的图案至该第二绝缘层上;在该第二绝缘层上进行蚀刻,曝露出定义该电阻器处的该第一绝缘层;在该第一绝缘属及该第二绝缘层上共形沉积一第一多晶矽层;从该第二绝缘层最顶端表面平坦化该第一多晶矽层;对该第一多晶矽层及该第二绝缘层进行离子植入;在该第一多晶矽层及该第二绝缘层上以预回火的步骤形成一第一介电薄层;对该半导体结构进行回火;移除该第一介电薄层;及移除在该底材上之该第二绝缘层以形成该电阻器。7.如申请专利范围第6项之方法,其中上述之半导体结构更包括一具第一导电性的一第一井及一具第二导电性的一第二井,该第一井及该第二井位于该底材中,两者并紧连,该第一导电性与该第二导电性相反。8.如申请专利范围第6项之方法,其中上述之第二绝缘层以化学气相沉积的方法形成。9.如申请专利范围第6项之方法,其中上述之平坦化是以化学机械研磨的方法。10.如申请专利范围第6项之方法,其中上述之离子植入步骤至少包括:在该第一多晶矽层及该第二绝缘层上图案移转一植入遮罩,该植入遮罩移转一定义该电阻器的图案;在该第一多晶矽层及该第二绝缘层中依该植入遮罩定义进行局部离子植入;及移除该植入遮罩。11.一种形成混合讯号积体电路中之高电阻电阻器及电容器的方法,该方法至少包括:提供一半导体结构,该半导体结构具有一底材、一隔离元件在该底材中及一第一绝缘层于该底材上;在该第一绝缘层上沉积一第二绝缘层;在该第二绝缘层上进行图案移转,移转一电阻器及一电容器之一下极板的图案至该第二绝缘层上,该下极板大约位于该隔离元件的正上方;在该第二绝缘层上进行蚀刻,曝露出定义该电阻器及该下极板处的该第一绝缘层;在该第一绝缘层及该第二绝缘层上共形沉积一第一多晶矽层;从该第二绝缘层最顶端表面平坦化该第一多晶矽层;对该第一多晶矽层及该第二绝缘层进行离子植入;在该第一多晶矽层及该第二绝缘层上以预回火的步骤形成一第一介电薄层;对该半导体结构进行回火;移除该第一介电薄层;移除在该底材上之该第二绝缘层以形成该电阻器及该下极板;及形成该电容器之一上极板。12.如申请专利范围第11项之方法,其中上述之半导体结构更包括一具第一导电性的一第一井及一具第二导电性的一第二井,该第一井及该第二井位于该底材中,两者并紧连,该第一导电性与该第二导电性相反。13.如申请专利范围第12项之方法,其中上述之隔离元件介于该第一井与该第二井之间。14.如申请专利范围第11项之方法,其中上述之第二绝缘层以化学气相沉积的方法形成。15.如申请专利范围第11项之方法,其中上述之形成该电容器的该上极板步骤包括:在该下极板上形成一第二介电层,该第二介电层选自于由高温氧化层、氧化物-氮化物-氧化物及内多晶矽氧化物所组成族群之一;及在该第二介电层上沉积该第二多晶矽层。图式简单说明:第一图A至第一图D以传统制程制作一混合讯号积体电路中的电阻器的简示图。第二图A至第二图H为根据本发朋制作一混合讯号积体电路中的电阻器的简示图。 |
