发明名称 积体电路堆叠构造及其制造方法(一)
摘要 本发明为一种积体电路堆叠构造及其制造方法,其包括有一基板;一下层积体电路,系黏设于该基板上;复数条导线,其一端电连接于该下层积体电路上,另一端电连接于该基板;一黏着层,系涂布于该下层积体电路上,其包括有黏着液及填充元件;一上层积体电路,系叠合于该下层积体电路上,藉由该黏着液与下层积体电路黏合固定,且藉由该填充元件之阻隔,使该下层积体电路与该上层积体电路间形成一适当之间距。如是,将复数个积体电路予以堆叠时,该上层积体电并不会压到下层积体电路之导线,且在堆叠制程上亦相当便利,可有效降低生产成本。
申请公布号 TW459363 申请公布日期 2001.10.11
申请号 TW089124965 申请日期 2000.11.22
申请人 胜开科技股份有限公司 发明人 陈文铨;彭国峰;张家荣;吴志成
分类号 H01L23/48 主分类号 H01L23/48
代理机构 代理人
主权项 1.一种积体电路堆叠构造,其包括有;一基板,该基板具有一第一表面及一第二表面,该第一表面形成有一讯号输入端,该第二表面形成有一讯号输出端;一下层积体电路,其设有一第一表面及一第二表面,该第一表面系黏设于该基板之第一表面上,该第二表面具有复数个焊垫;复数条导线,其一端电连接于该下层积体电路之焊垫上,另一端电连接于该基板之讯号输入端;一黏着层,系涂布于该下层积体电路之第二表面,其包括有黏着液及填充元件;一上层积体电路,系叠合于该下层积体电路之第二表面上,藉由该黏着液与下层积体电路黏合固定,且藉由该填充元件之阻隔,使该下层积体电路与该上层积体电路间形成一适当之间距。2.如申请专利范围第1项所述之积体电路堆叠构造,其中该基板之讯号输出端为球栅阵列式之金属球(BGA)。3.如申请专利范围第1项所述之积体电路堆叠构造,其中复数个导线系电连接于该下层积体电路之第二表面边缘。4.如申请专利范围第3项所述之积体电路堆叠构造,其中该复数个导线系以楔形焊(wedgebond)与该第一积体电路电连接。5.如申请专利范围第1项所述之积体电路堆叠构造,其中该黏着层系涂布于该下层积体电路之第二表面中央部位。6.如申请专利范围第1项所述之积体电路堆叠构造,其中该黏着层系涂布于该下层积体电路之第二表面四周部位。7.一种积体电路堆叠构造之制造方法,其包括下列步骤;提供一基板;一下层积体电路设于该基板上;复数条导线电连于该下层积体电路与该基板上;提供一具有黏着液及填充元件之黏着层于该下层积体电路上;将一上层积体电路叠合于该下层积体电路上,藉由该黏着层与该下层积体电路黏合,且藉由该填充元件之阻隔,使该下层积体电路与该上层积体电路间形成一适当之间距。8.如申请专利范围第7项所述之积体电路堆叠构造之制造方法,其中该复数个导线系电连接于该下层积体电路之第二表面边缘。9.如申请专利范围第7项所述之积体电路堆叠构造之制造方法,其中该复数个导线系以楔形焊接(wedgebond)与该下层积体电路电连接。10.如申请专利范围第7项所述之积体电路堆叠构造之制造方法,其中该黏着层系涂布于该下层积体电路中央部位。11.如申请专利范围第7项所述之积体电路堆叠构造之制造方法,其中该黏着层涂布于该下层积体电路四周部位。图式简单说明:第一图为习知积体电路堆叠构造的剖视图。第二图为本发明积体电路堆叠构造的剖视图。第三图为本发明积体电路堆叠构造示意图。第四图为本发明积体电路堆叠构造的另一实施例。
地址 新竹县竹北巿泰和路八十四号