| 主权项 |
1.一种非挥发性记忆装置,其包括:一第一非挥发性记忆体阵列;一第二非挥发性记忆体阵列;一单组的位址线,其至少有一部份为该两记忆体阵列所共用;位址解码与选择装置,连接于该位址线以从其接收位址讯号,以便存取该两记忆体阵列中所被选定之一记忆阵列内之记亿位置,该位址解码与选择装置包含有一共享的列解码器,其系为该两记亿体阵列所共用,以便存取该被选定之记忆体阵列内之一对应于该位址讯号的字元线;位址闩锁装置,联合于该第一记忆体阵列且与该位址解码装置连通,以供在该第一记忆体阵列的一写入操作过程中保持住一被解码之位址,藉此,该位址解码与选择装置可被空出以便存取其它的记忆体位置以进行该第二记忆阵列的同时读取操作;一单组的数据线,为两记忆体阵列所共用;一单组的感测放大器,为两记忆体阵列所共用,且可藉由该位址解码与选择装置而与该被选定之记忆体阵列之位址位置所对应的位元线来连通,该感测放大器将该被选定之位元线连接至该数据线以供该被选定之记忆体阵列的读取操作;第一及第二数据闩锁装置,可藉由该位址解码与选择装置而连接至该单组的数据线以及连接至该第一与第二记忆体阵列之个别位元线,以供在该被选定之记忆体阵列的读取操作过程中保持住从该数据线所接收的数据;以及控制装置,可回应于输入控制讯号以选定两记忆体阵列中的其中一个,并为该被选定之记忆体阵列选择一读取或写入操作。2.如申请专利范围第1项之记忆装置,其中,该第一记忆体阵列系为一E2PROM阵列。3.如申请专利范围第1项之记忆装置,其中,该第二记忆体阵列系为一快闪记忆体阵列。4.如申请专利范围第1项之记忆装置,其中,该位址解码与选择装置包含一分开的行解码器及一分开的行选择电路用于各个记忆体阵列。5.如申请专利范围第1项之记忆装置,其中,该第一记忆体阵列的该位址闩锁装置在该第一记忆旧阵列的读取操作中是非常有效地易读取,且可把该被保持之被解码的位址和该位址解码与选择装置隔离开,直到该第一记忆体阵列的一写入操作完成为止。6.如申请专利范围第1项之记忆装置,其更包括有第二位址闩锁装置,其联合于该第二记忆体阵列,以供在该第二记忆阵列的一写入操作过程中保持位一被解码的位址。7.如申请专利范围第1项之记忆装置,其中,该记忆体阵列具有不同的尺寸,该记忆体阵列中之较大者需要所有的位址线以供存取该较大记忆体阵列之被选定位置,该记忆体阵列中之较小者则只需要该位址线中的一部份以供存取该较小记忆阵列之被选定位置。8.如申请专利范围第1项之记忆装置,其中,该输入控制讯号包含有一第一组讯号,其可选择该记忆体阵列中的仅其中一个,以及一第二组讯号,其可致能读取或写入操作中的仅其中一个。9.一种非挥发性记忆装置,其包括:一第一非挥发性记忆体阵列;一第二非挥发性记忆体阵列;一组位址线,用于接收代表位址位元的讯号,其指定一特定的位置于该记忆体阵列中,该位址线包含列位址线及行位址线,位址线中至少有一部份为该两记忆体阵列所共用;第一及第二行解码与选择电路,两者皆可与该行位址线作讯号连通,以从其接收位址位元,该第一行解码与选择电路存取对应于该第一记忆体阵列中之该位址位元的被选定位元线,该第二行解码与选择电路存取对应于该第二记忆体阵列中之该位址位元的被选定位元线;一共享的列解码器,其与该列位址线作讯号连通,以从其接收位址位元,该列解码器存取对应于该第一与第二记忆体阵列中所选定其中之一记忆体阵列中之该位址位元的被选定字元线;一列位址闩锁电路,联合于该第一记忆体阵列且与该共享的列解码器连通,以供在第一记忆体阵列的一写入操作过程中保持住该字元线选择,藉此,该共享的列解码器可被空出以便存取其它的字元线以在该第一记忆体阵列的写入操作过程中进行该第二记忆体阵列的同时读取操作;一组数据线,其系为两记忆体阵列所共用;一组数据闩锁器,用于各个记忆体阵列,且联合于其位元线,让数据闩锁器可藉由该各第一及第二行解码与选择电路而连接于该数据线,以供一写入操作至该两记忆体阵列中所选定的一个;一组感测放大器,由两记忆体阵列所共享,该感测放大器可藉由该各第一及第二行解码与选择电路而连通于一被选定之记忆体阵列内的位元线,以供该被选定记忆体阵列的读取操作,该感测放大器的输出系连接于该组数据线;以及控制装置,可回应于输入控制讯号而控制至少该第一及第二行解码与选择电路以及该列位址闩锁电路的操作,以在一被选定记忆体阵列中执行一选定的读取或写入操作。10.如申请专利范围第9项之装置,其中,该第一数据记忆体阵列为一E2 PROM阵列。11.如申请专利范围第10项之装置,其中,该E2 PROM阵列兼具有单一位元组写入以及页模式写入的能力。12.如申请专利范围第9项之装置,其中,该第二记忆体阵列为一快闪记忆体阵列。13.如申请专利范围第9项之装置,其中,该第二记忆体阵列比该第一记忆体阵列具有较大的记忆容量,该第二记忆体阵列需要所有的位址线以供存取第二记忆体阵列,该第一记忆体阵列只需要所有的位址线中的一部份以供存取第一记忆体阵列。14.如申请专利范围第9项之装置,其中,该第一及第二行解码与选择电路包含有方向闸控电路,以将被选定位元线连接至该感测放大器,以供一读取操作,以及将该数据线连接至该被选定位元线所对应之数据闩锁器,以供一写入操作。15.如申请专利范围第9项之装置,其中,该列位址闩锁电路在该第一记忆体阵列之一读取操作的过程中对于该共享的列解码器及该字元线是易读取的。16.如申请专利范围第9项之装置,其中,该输入控制讯号包含有一第一组讯号,其仅选择一个记忆体阵列,以及一第二组讯号,其仅选择一读取或写入操作供该被选定的记忆体阵列。图式简单说明:第一图系本发明之非挥发性记忆装置的平面方块示意图。第二图系一时序图,其例示第一图所示之装置中的各个记忆阵列的读取及写入操作、包含程式记忆体在该装置之数据记忆体之一写入循环时也同时进行读取操作。 |
