| 主权项 |
1.一种于一半导体晶片上制作电容器(capacitor)之储存电极(storage node)的方法,该半导体晶片包含有一矽基底,复数条字元线(word line)设于该矽基底上,以及一第一介电层设于该半导体晶片表面并覆盖于各该字元线之上,该方法包含有下列步骤:进行一蚀刻制程,于该第一介电层中形成复数个点接触洞(node contact hole);于该半导体晶片表面依序形成一多晶矽层以及一第二介电层,并使该第二介电层填满各该点接触洞;进行一平坦化(planarization)制程,去除该第一介电层表面的该第二介电层以及该多晶矽层,并使各该点接触洞内之该多晶矽层以及该第二介电层的顶面约略切齐于该第一介电层表面;于该半导体晶片表面依序形成一第三介电层、复数条位元线(bit-line)设于该第三介电层表面、一第四介电层设于该第三介电层表面并覆盖于各该位元线之上,以及一光阻层设于该第四介电层表面;进行一黄光制程,于该光阻层中定义出各该储存电极的图案;以该光阻层的图案当作硬罩幕并利用该多晶矽层作为停止层(stop layer),蚀刻部分之该第四、第三以及第二介电层,直到该多晶矽层表面,形成一电容沟渠(capacitor trench);于该电容沟渠表面形成一非晶矽(amorphous silicon)层,完成该储存电极的制程;以及进行一半球状颗粒(hemi-spherical grain, HSC)制程,以增加该储存电极的总表面积。2.如申请专利范围第1项之方法,其中每一字元线均系由一闸极氧化(gateoxide)层、一掺杂多晶矽层、一第一金属矽化物(silicide)层以及一顶保护层所构成,而且各该字元线的侧壁表面皆形成有一第一侧壁子(spacer)。3.如申请专利范围第1项之方法,其中每一字元线均系由一掺杂多晶矽层、一第二金属矽化物层以及一顶保护层所构成,而且各该位元线的侧壁表面皆形成有一第二侧壁子。4.如申请专利范围第1项之方法,其中该平坦化制程系为一回蚀刻(etch back)制程。5.一种于一半导体晶片上制作电容器之储存电极的方法,该半导体晶片包含有一矽基底,复数条字元线设于该矽基底上,以及一第一介电层设于该半导体晶片表面并覆盖于各该字元线之上,该方法包含有下列步骤:进行一蚀刻制程,于该第一介电层中形成复数个点接触洞;于该半导体晶片表面依序形成一第一导电层以及一第二介电层,并使该第二介电层填满各该点接触洞;进行一平坦化制程,去除该第一介电层表面的该第二介电层以及该第一导电层,并使各该点接触洞内之该第一导电层以及该第二介电层的顶面约略切齐于该第一介电层表面;于该半导体晶片表面依序形成一第三介电层、复数条位元线设于该第三介电层表面、一第四介电层设于该第三介电层表面并覆盖于各该位元线之上,以及一光阻层设于该第四介电层表面;进行一黄光制程,于该光阻层中定义出各该储存电极的图案;以该光阻层的图案当作硬罩幕并利用该第一导电层作为停止层,蚀刻部分之该第四、第三以及第二介电层,直至该第一导电层表面,形成一电容沟渠;以及于该电容沟渠表面形成一第二导电层,且该第二导电层的厚度小于该电容沟渠的最小宽度,完成该储存电极的制程。6.如申请专利范围第5项之方法,其中每一字元线均系由一闸极氧化层、一掺杂多晶矽层、一第一金属矽化物层以及一顶保护层所构成,而且各该字元线的侧壁表面皆形成有一第一侧壁子。7.如申请专利范围第5项之方法,其中每一位元线均系由一掺杂多晶矽层、一第二金属矽化物层以及一顶保护层所构成,而且各该位元线的侧壁表面皆形成有一第二侧壁子。8.如申请专利范围第5项之方法,其中该平坦化制程系为一回蚀刻制程。9.如申请专利范围第5项之方法,其中该第一导电层以及该第二导电层系由多晶矽、非晶矽、金属矽化物或金属所构成的。10.如申请专利范围第9项之方法,其中该第二导电层系由非晶矽所构成,而且该方法在形成完该第二导电层之后,另需进行一半球状颗粒(HSG)制程,以增加该储存电极的总表面积。图式简单说明:第一图至第三图为习知之储存电极之制程示意图。第四图至第十一图为本发明之储存电极之制程示意图。 |
