| 主权项 |
1.一种在基体(2)上产生结构化材料层(3,8)所用之方法,此种基体(2)特别是指半导体本体,此种方法包括以下各步骤:-预备第一材料层(3),-藉由一部份(或完全之)局部性之层整平过程而使第一材料层(3)结构化以便形成凸起之层区域(4)和凹入之层区域,-施加另一材料层(8),此种方法之特征为:已结构化之第一材料层(3)是用作永久保留之材料层,藉由此种已结构化之第一材料层(3)之边缘上之高度差(其是由凸起之层区域(4)至凹入之层区域之此种过渡区所建成)而使边缘上之另一材料层(8)之各别之层区域互相隔离,其中此凸起之区域(4)之边缘用作另一材料层(8)之基本边缘。2.如申请专利范围第1项之方法,其中在凸起和凹入之层区域之间的高度差至少是另一材料层之层厚度的二倍。3.如申请专利范围第1或第2项之方法,其中另一材料层(8)是藉由一种具有对准式沈积特性之涂布方法而沈积在第一材料层(3)之表面上。4.如申请专利范围第1或第2项之方法,其中在沈积另一材料层(8)之后对此材料层(8)进行一种适当之层整平过程以便去除边缘上之材料覆盖物。5.如申请专利范围第3项之方法,其中在沈积另一材料层(8)之后对此材料层(8)进行一种适当之层整平过程以便去除边缘上之材料覆盖物。6.如申请专利范围第4项之方法,其中在在沈积另一材料层(8)之后藉由蚀刻步骤来进行层之整平过程以便去除边缘上之材料覆盖物。7.如申请专利范围第1项之方法,其中在第一材料层(3)上施加一种辅助层(14),其是与第一材料层(3)一起被结构化且在结构化之后须以化学方式改变,使辅助层(14)之体积膨胀。8.如申请专利范围第1项之方法,其中在第一材料层(3)上施加一种辅助层(14),其蚀刻特性是与第一材料层之蚀刻特性不同,其中辅助层(20)在第一步骤中是与第一材料层(3)一起被结构化且随后对第一材料层(3)进行一种选择性蚀刻。9.如申请专利范围第1,7或8项之方法,其中第一材料层(3)之凸起界定了另一材料层(8)之功能上之主动区。10.如申请专利范围第1项之方法,其中对另一材料层(8)之凹入之层区域进行一种覆盖过程,此凹入之层区域是在已结构化之第一材料层(3)之凹入之层区域上施加另一材料层(8)而产生,其适合用来在功能上中和(neutralize)此区域。11.如申请专利范围第1或10项之方法,其中在对准式地沈积另一第一材料层(8)之后须对下一材料层(9)进行保形(conform)之涂布。12.一种记忆体配置之制造方法,包括:-在半导体本体(2)中以及在半导体本体(2)上所施加之隔离层(3)中埋置一些选择电晶体(1),-在载体层(3)上配置一些电性组件(特别是记忆体电容器(6),其中须沈积其它材料层(8,9,10)以便在载体层(3)之表面上产生一些组件(6),其特征为:载体层(3)上之这些材料层(8,9,10)是藉由载体(3)之表面之结构化而结构化成凸起(4)和凸入之区域。13.如申请专利范围第12项之记忆体配置之制造方法,其中此载体层(3)之凸起界定了此记忆体配置之特产生之组件(6)之形式和位置。14.如申请专利范围第12或第13项之方法,其中为了产生记忆体电容器(6)首先须在载体层(3)之表面上藉由一种具有对准式沈积特性之涂布方法(特别是藉由对准式溅镀)而沈积此记忆体电容器(6)之第一电极用之第一电极层(8)。15.如申请专利范围第14项之方法,其中第一电极层(8)以多层结构方式沈积而成。16.如申请专利范围第14项之方法,其中在第一电极层(8)上方藉由保形沈积方式而涂布记忆体介电质(9)和第二电极层(10)。17.如申请专利范围第15项之方法,其中在第一电极层(8)上方藉由保形沈积方式而涂布记忆体介电质(9)和第二电极层(10)。18.如申请专利范围第14项之方法,其中在第一电极层(8)上方藉由一种具有对准式沈积特性之涂布方法(特别是藉由对准式溅镀)而涂布记忆体介电质(9)以及第二电极层(10)。19.如申请专利范围第15项之方法,其中在第一电极层(8)上方藉由一种具有对准式沈积特性之涂布方法(特别是藉由对准式溅镀)而涂布记忆体介电质(9)以及第二电极层(10)。20.如申请专利范围第12项之方法,其中为了使凸起之区域(4)结构化,须使沟渠结构化成下陷之区域且在随后之结构化步骤中须系形(conform)地沈积一种材料层(11),其层厚度至少是沟渠宽度之半。21.如申请专利范围第16项之方法,其中使用介电常数较高之顺磁性或铁磁性材料或介电材料来作为记忆体电容器(6)之记忆体介电质(9)。22.如申请专利范围第18项之方法,其中使用介电常数较高之顺磁性或铁磁性材料或介电材料来作为记忆体电容器(6)之记忆体介电质(9)。23.如申请专利范围第21项之方法,其中使用SBT SrBi2Ta2O9,SBTN SrBi2(Ta1-xNbx)2O9,PZT PbZr1-xTiO3或BST BaxSr1-xTiO3作为记忆体介电质(9)。24.如申请专利范围第12项之方法,其中使用贵金属,特别是铂或铂族金属(例如,Ru,Os,Rh,Ir或Pd)或其氧化物(例如,IrO2)作为记忆体电容器之电极材料(8,10)。25.如申请专利范围第12或第13项之方法,其中载体层(3)之接触作用以下述方式达成:-使凸起之区域(4)结构化,此区域(4)中引入一种至载体层(3)之导电性连接区16,-在沈积其它材料层(8,9,10)之后去除此凸起区域(4)中之记忆体介电质(9)以及第二电极层,-使第一电极层(8)之配置在凸起区域(4)上之此区域达成一种接触作用。图式简单说明:第一图半导体本体以及具有选择电晶体之隔离层之图解。第二图插头连接件之制造。第三图隔离层之结构化。第四图第一材料层之对准式沈积之图解。第五图其它层之保形沈积之图解。第六图其它层之对准式沈积之图解。第七图在隔离层上涂布一种辅助层。第八图结构化之后以化学方式所改变之辅助层以便遮蔽此结构之侧面边缘。第九图基板层之接触区。第十图在非选择性蚀刻之后具有辅助层之隔离层。第十一图在隔离层之选择性蚀刻之后具有辅助层之隔离层。第十二图在广泛地以对准方式,涂布另一材料层之后具有辅助层之隔离层。 |
