| 主权项 |
1.一种记忆体晶片用之解码器一终端配置,其包括; -多条在第一方向(x)中延伸之长条形位元线(BL), -多条在记忆胞阵列(1)中与位元线(BL)相交且在第 二方向(y)中延伸之字元线(WL), -字元线-解码器,其位于解码器区域(2)中且形成第 一金属化平面,其中此解码器区域(2)邻接于记忆胞 阵列(1)之一在第一方向(x)中延伸之边缘, -解码器用之电源导线(3),其在解码器区域(2)中在 一种位于第一金属化平面上方之第二金属化平面 中延伸,在此二个金属化平面之间分别在解码器区 域(2)之侧面边缘上设有穿孔(4,5),其特征为: -在记忆胞阵列(1)中这些位元线(BL)在位元线-扭转- 区域(8)中形成一种扭转, -在解码器区域(2)之与位元线-扭转-区域(8)相邻接 之此种区域上在此二个金属化平面之间设置其它 穿孔(6)。2.如申请专利范围第1项之解码器-终端配 置,其中这些穿孔(6)位于解码器区域(2)之虚拟区域 (7)中。3.如申请专利范围第1或第2项之解码器-终 端配置,其中位元线-扭转-区域所具有之宽度大约 是2.4m。4.如申请专利范围第1或第2项之解码器- 终端配置,其中记忆胞阵列(1)之宽度在第一方向中 大约是400nm。5.如申请专利范围第3项之解码器-终 端配置,其中记忆胞阵列(1)之宽度在第一方向中大 约是400nm。图式简单说明: 第一图依据本发明第一实施例之解码器-终端配置 之俯视图。 第二图现有之解码器-终端配置之俯视图。 |
